ディスクリートDDR2 SDRAMコンポーネントを使用するときには、DDR2 SDRAM DIMMコネクタから追加負荷が除去され、DDR2 SDRAM DIMM上のメモリ側の直列抵 抗はそこにはありません。DDR2 SDRAM付近にメモリ側の直列抵抗が必要かどうか 判断しなければなりません。
FPGA によるメモリへの書き込み
図 4–49 は、FPGAがコンポーネント形態で使用されているメモリに書き込んでいる
とき、メモリ側に直列抵抗のないClass II終端方法を示します。
図 4‒49. メモリ側に直列抵抗がない Class II 終端方法
RT = 56 Ω VTT = 0.9 V
RT = 56 Ω VTT = 0.9 V FPGA
DDR2 Component
V
VREF VREF = 0.9 V
Driver Driver
Receiver
50 Ω 3” Trace Length
Receiver 16 mA
図 4–50 に、DIMMコネクタとメモリ側に直列抵抗のないClass II終端方法のDDR2
SDRAMコンポーネントでのシミュレーションと測定結果を示します。FPGAは16 mA
のドライブ強度設定でメモリに書き込みます。
表 4–20 は、FPGAがメモリに書き込んでいるときに、Class II終端方法でのシング
ル・ランクDDR2 SDRAM DIMMおよびシングルDDR2 SDRAMコンポーネント用の信 号を比較したものです。
全体的な信号品質は、シングル・ランクDDR2 SDRAM DIMMとシングルDDR2 SDRAM コンポーネントでは同程度ですが、DIMMコネクタとメモリ側に直列抵抗がないた め、アイの高さが50%以上改善されました。
図 4‒50. FPGA によるメモリへの書き込み時の HyperLynx シミュレーションおよび測定
表 4‒20. シングル・ランク DDR2 SDRAM DIMM およびシングル DDR2 SDRAM コンポーネントのシミュレー ションとボード測定結果(1), (2)
アイの幅 (ns)
アイの高さ (V)
オーバ シュート (V)
アンダ シュート (V)
立ち下がりエッ ジ・レート
（V/ns）
立ち下がりエッ ジ・レート
（V/ns）
シングル DDR2 SDRAM コンポーネント
シミュレーション 1.79 1.15 0.39 0.33 3.90 3.43 測定 1.43 0.96 0.10 0.13 1.43 1.43 シングル・ランク DDR2 SDRAM DIMM
シミュレーション 1.65 0.86 N/A N/A 1.71 1.95 測定 1.36 0.41 N/A N/A 1.56 1.56 表 4‒20 の注：
(1) FPGAのドライブ強度はClass IIの16 mAに設定されます。
(2) N/Aは適用されません。
FPGA によるメモリからの読み出し
図 4–51 に、FPGAがメモリから読み出しを行う際に、メモリ側に直列抵抗がない
Class II終端方法を示します。メモリ側に直列抵抗がない場合、メモリ・ドライバは
Class II終端をドライブするための負荷が少なくなります。この結果を 4–34ページの
「FPGAによるメモリからの読み出し」 に記載したDIMMにメモリ側の直列抵抗がある DDR2 SDRAM DIMMと比較します。
図 4–52 に、FPGAから見た信号のシミュレーションと測定結果を示します。FPGA
は、Class IIで終端された伝送線路上のDDR2 SDRAMコンポーネント付近にソース直 列抵抗のないメモリから読み出します。FPGAは、最大ドライブ強度設定のメモリか ら読み出します。
図 4‒51. メモリ側に直列抵抗がない Class II 終端方法
RT = 56 Ω VTT = 0.9 V
RT = 56 Ω VTT = 0.9 V
FPGA DDR2 DIMM Full Strength
VREF VREF = 0.9 V
Driver Driver
Receiver
50 Ω 3” Trace Length
Receiver
図 4‒52. FPGA による DDR2 SDRAM コンポーネントからの読み出し時の HyperLynx シミュレーションおよび 測定
表 4–21 に、Class II終端方法のシングル・ランクDDR2 SDRAM DIMMおよびシングル
DDR2 SDRAMコンポーネントでの信号を比較したものです。FPGAは、最大ドライブ
強度設定のメモリから読み出します。
アイの高さが大きくなっているので、これによってもDIMMコネクタとメモリ側の 直列抵抗をなくす効果が明らかです。
表 4‒21. シングル・ランク DDR2 SDRAM DIMM および DDR2 SDRAM コンポーネントのシミュレーションと ボード測定結果 (1)
アイの幅 (ns)
アイの高さ (V)
オーバ シュート (V)
アンダ シュート (V)
立ち下がりエッ ジ・レート
（V/ns）
立ち下がりエッ ジ・レート
（V/ns）
シングル DDR2 SDRAM コンポーネント
シミュレーション 1.79 1.06 N/A N/A 2.48 3.03 測定 1.36 0.63 0.13 0.00 1.79 1.14 シングル・ランク DDR2 SDRAM DIMM
シミュレーション 1.73 0.76 N/A N/A 1.71 1.95 測定 1.28 0.43 N/A N/A 0.93 0.86 表 4‒21 の注：
(1) N/Aは適用されません。