[PDF] Top 20 J121 j IEICE 2005 6 最近の更新履歴 Hideo Fujiwara J121 j IEICE 2005 6

... Kouhei OHTANI † , Satoshi OHTAKE †† , and Hideo FUJIWARA †† あらまし 本論文では，組合せ回路のノンロバストテスト可能なパス遅延故障に対するテスト生成を，縮退故 障用のテスト生成アルゴリズムを用いて行う方法を提案する．具体的には与えられた組合せ回路をパスリーフ化 ... 完全なドキュメントを参照

... は ，核回路が 組合せ回路となるので 組合せ回路用のテ スト 生成アルゴ リズムでテ スト 生成が 可能（ 以下，組 † 奈良先端科学技術大学院大学情報科学研究科，生駒市 Graduate School of Information Science, Nara Institute of Science and Technology, Ikoma-shi, 630–0101 Japan †† ... 完全なドキュメントを参照

... あ るプ ロセッサは ，ステップご とに 局所時計の値を 1 ずつ増やす．また， プ ロセッサ P i はすべてのステップ において P i 自身及び 他のプ ロセッサの居眠りのチェ ッ クを 行 う（ 手続き check nap ） ．時計調整を 始めてか ら 居眠りをし たプ ロセッサは ，調整中モード におけ る 時計調整を正し くできない，または ... 完全なドキュメントを参照

... 以上で 定義し た演算 / レジ スタ両立グ ラフを用いて ， 最小クリーク分割により最適なバ インデ ィングを求め る．最小クリーク分割を求めるとき，演算器数または レジ スタ数に関し て等価なバ インデ ィングは 複数存在 することが 考えられ る．し かし ，それらは 無閉路化の ための スキャンレジ スタ数について 必ずし も等価であ るとは ... 完全なドキュメントを参照

... Toshinori HOSOKAWA † , Tomoo INOUE †† , Toshihiro HIRAOKA †∗ , and Hideo FUJIWARA †† あらまし 無閉路順序回路に 対するテスト 系列は ，時間展開モデルを用いて 生成することができる．本論文で は ，時間展開モデルを用いて 生成され るテ スト 系列は（ 1）テスト系列長が一定である， （ 2）各外部入力に対する 未定義値 (X) ... 完全なドキュメントを参照

... change j = false が 成立し ，根 r が RESET を行い reset r = true と する． reset r = true が 成立し てから ，根 r を 除くす べてのプ ロセ スが RESET を行うまでに h ラウンド 要する ．このとき {in i | i ∈ V } = {w i | i ∈ V } が 成 立．ここから更に ，上と同様にヒープ 順序が 構成され ， ... 完全なドキュメントを参照

... あらまし 本論文では，レジスタ転送レベルデータパスの組込み自己テスト方式（ BIST）として，階層テス トに基づく test per clock 方式の BIST を提案する．この手法では，テストパターン生成器，応答解析器をテス ト対象回路の外部入力，外部出力のみに付加し，各組合せ回路要素に対して，データパスの経路を用いてテスト ... 完全なドキュメントを参照

... 近 の 並 列 計 算に お い て 重 要と され て い る 通 信コ スト を ，同 期 周 期 L，通信路帯域幅の 逆数 g，パケット サ イズ B といったパラ メータに より 表すことを 可能にし たモデ ル であ る．本論文では ，デ ータ数 n の選 択 問題に 対し ， p 個のプ ロセッサを 用いて BSP モデル上で任意の整数 d (1 < ... 完全なドキュメントを参照

... RCG に対し て最小クリーク分割 [4] を行い，分割後の 各クリークに対し ，レジ スタを割り当てる． 演算器バ インデ ィングでは ，まず，演算器の型ご と に 変 数と 同 様にし て 演 算コン パテ ィビ リテ ィグ ラフ （ OCG ）を作成する．次に ，設計目標中の演算に 関す る共有集合に 対し ， RCG と 同様のマージ を 行 う．演 ... 完全なドキュメントを参照

... MES のための記憶領域に余裕があれば ，適 当な放送メッセージにのみ REDUCE を付加すること で メッセージ オーバヘッド を軽減できる． 多くの分散移動システムでは， MH の非接続化 （ MH の電力消費を節約するために MH とネット ワークとの 接続を断つこと ）と ， MH の再接続（ シ ステムに接続 し て いな い ... 完全なドキュメントを参照

... ラン の生成を試みる．テ ストプ ランが 存在し ない場合には DFT とし て 外部入力から 直接値 を代入し たり，外部出力で 直接値を観測するためのマ ルチプレ クサ（ テスト マルチプレ クサ ）と配線を RTL デ ータパ ス上の適切な回路要素の前後に 挿入する．こ のよ うな 手法に よって 従来手法 [2] で 生じ る第 2 ... 完全なドキュメントを参照

... [5, 6] provide an efficient graph theoretic model based approach, it is also limited to non-pipelined processors, though it can handle architectural registers and an FSM based ... 完全なドキュメントを参照

... の z に 対する出力錘に おいて ， T C に よって 各ス イッチで 選択され る経路だけを考えた部分回路に 対す るト ポ ロジ ーグ ラフ を G ′ と する ．ただし ，故障 f C が スイッチ m の故障の場合は ， m のすべての入力を 考慮する．このとき， m の複数の入力に対し て，それ らに 到達可能な G ′ ... 完全なドキュメントを参照

... VLSI の大規模化，複雑化に伴い， VLSI のテスト はますます困難な問題となっており，テストの費用の 削減及びテストの質の向上が求められている．テスト 費用を示す評価尺度として，テスト生成時間やテスト 実行時間がある．また，テストの質を示す評価尺度と して，故障検出効率がある．故障検出効率は，回路の ... 完全なドキュメントを参照

... ．コント ローラ は 有限状態機械，デ ータパスは回路要素と回路要素を 接続する信号線で 記述され る．回路要素は ， PI ， PO ， ラッチ，レジ スタ，マルチプレ クサ，演算モジ ュール ， 観測モジ ュールに 分類され る．この うち，マルチプレ クサ，演算モジ ュール ，観測モジ ュールを組合せ回路 要素と呼ぶ．各回路要素は 端子をもち，それぞれデ ー タ端子，制御端子，観測端子に 分類され る．デ ータ端 子には ... 完全なドキュメントを参照

... M の 制 御経路， P 3 を M の 観 測経路と 呼ぶ ． 単一制御可検査デ ータパスにおいて TPG と RA を それぞれ PI と PO に 置くことに より，組合せ 回路要 素 M に 対し て ，制御経路を 用いて PI から 連続し た テ スト 系列を印加し ，観測経路を用いて M の応答を 連続し て PO で 観測できる．ほとんど の組合せ回路要 素（ ... 完全なドキュメントを参照

... 入力隣接レジスタにデータ転送を行う命令が別のレジ スタの値を必要とするかもしれない．すなわち，ある 命令に先行して別の命令を実行する必要がある．提案 手法では，選択した複数の命令の実行順序に関する依 存関係を半順序関係として抽出し，外部入力から入力 隣接レジスタの値を正当化するために必要なすべての ... 完全なドキュメントを参照

... と定義する． クラスタヘッド に 選択されたノード は ，クラスタ内 及び クラスタ間の 接続関係等の情報の 維持管理といっ た負荷を伴う．また，アプ リケーションレベルでは，ク ラスタヘッド 間の論理リン クからなるクラスタヘッド アーキテクチャを考え る．し たが って ，クラスタ数が 少ないと クラスタヘッド アーキテクチャのネット ワー クサイズが ... 完全なドキュメントを参照

... SoC の実動作速度での連 続し たテ スト 系列の 印加に 利用可能であ る． c の G J は 無閉路であるので ，条件 1 より， c の各入力端子に 対し て， SoC の外部入力から 一つ以上の単純経路が 存 在する．更に 条件 3 より，各コアは 一つの 形状が 選択 され ， G J ... 完全なドキュメントを参照

... あらまし 本論文では，階層テスト生成が容易なデータパスの性質として固定制御可検査性を新しく定義し， それに基づくレジスタ転送レベル回路のテスト容易化設計法を提案する．提案手法では，組合せテスト生成法を 用いた階層テスト生成及び非スキャン設計に基づいているため，テスト生成時間及びテスト実行時間を完全ス キャン設計法に比べて大幅に短縮でき，実動作速度でのテスト（ at-speed ... 完全なドキュメントを参照