[PDF] Top 20 J8 e IEEE TC 1974 2 最近の更新履歴 Hideo Fujiwara J8 e IEEE TC 1974 2

... Condition 1: The knowledge of the present state is sufficient to uniquely determine the succeeding output sequence of length k observed at the output function z.. Condition 2: Let lii be[r] ... 完全なドキュメントを参照

... 5. Conclusions In this paper, we have presented wait-free linearizable implementations shown in Table 2, which are four im- plementations of read/write registers and two imple- mentations of general objects. In ... 完全なドキュメントを参照

... change j = false が 成立し ，根 r が RESET を行い reset r = true と する． reset r = true が 成立し てから ，根 r を 除くす べてのプ ロセ スが RESET を行うまでに h ラウンド 要する ．このとき {in i | i ∈ V } = {w i | i ∈ V } が 成 立．ここから更に ，上と同様にヒープ 順序が 構成され ， ... 完全なドキュメントを参照

... 明大・工・電子通信卒．平 2 同大 大学院博士前期課程了．同年松下電器産業 （ 株 ）入 社．明治大大学院博士後期課程を 経て，平 5 奈良先端大情報科学研究科助手． 平 11 より広島市立大学情報科学部助教授． 松下電気電器産業（ 株 ）に おいて マイクロ プ ロセッサの研究開発に 従事．明治大，奈良先端大，広島市大 に おいて ，テスト 生成，並列処理，テスト 容易化設計に 関する 研究に 従事．博士（ ... 完全なドキュメントを参照

... と定義する． クラスタヘッド に 選択されたノード は ，クラスタ内 及び クラスタ間の 接続関係等の情報の 維持管理といっ た負荷を伴う．また，アプ リケーションレベルでは，ク ラスタヘッド 間の論理リン クからなるクラスタヘッド アーキテクチャを考え る．し たが って ，クラスタ数が 少ないと クラスタヘッド アーキテクチャのネット ワー クサイズが ... 完全なドキュメントを参照

... and 1974, respectively. He was with Osaka University from 1974 to 1985, Meiji University from 1985 to 1993, Nara Institute of Science and Technology (NAIST) from 1993 to 2011, and joined Osaka Gakuin ... 完全なドキュメントを参照

... 4. 2. 1 制御経路の決定と DFT 要素付加 各組合せ回路要素に対し，最小の付加ハードウェア で実現できる制御経路（ 2 入力組合せ回路要素の場合 は，互いに共通部分をもたない二つの制御経路）を決 定し， DFT 要素（マルチプレクサ，スルー機能）を付 加する．制御経路を求める組合せ回路要素は，一つず ... 完全なドキュメントを参照

... and 1974, respectively. He was with Osaka University from 1974 to 1985, Meiji University from 1985 to 1993, Nara Institute of Science and Technol- ogy from 1993 to 2011, and joined Osaka Gakuin University ... 完全なドキュメントを参照

... NC のテ スト 系列長を基準とし た TC 又は 3TC のテ スト 系列 長の 割合を 示す． TC は NC に 比べ て ， テスト 系列長を 45 ∼ 55 ％に 削減することができた ．ま た 3TC と 比較すると ，テ スト 系列長は 複数の基 本テ ンプレ ート の圧縮を同時に 考え ることによって効果の あった #1 ， ... 完全なドキュメントを参照

... に 対応し ，小さい頂点は MUX に 対応する ．図 4 に おいて，破線で示し た頂点がダ ミー頂点を表し ，破線 で 示し た 辺がダ ミー辺を 表す． Genesis 8) のデ ータフ ローグ ラフ （ TCDF ， Test Control Data Flow ） では 演算器に対応する頂点のみ表し ているのに対し て，提 ... 完全なドキュメントを参照

... 図 2 制御経路と観測経路のタ イプ Fig. 2 Type of control and observation ...M の 出力端子から RA まで の観測経路を単一の制御信号からなるテストプ ランで 実現する経路とし て， type1 に加え ， type2 ， type3 の 経路も新たに 考え る（ 図 ... 完全なドキュメントを参照

... generation problem for a combinational circuit. We shall consider only stuck-at faults in this paper, and refer to stuck-at faults to hereafter just as faults. To reduce area and delay overhead while preserv- ing the ... 完全なドキュメントを参照

... の諸氏に 感謝し ます．本研究は 一部，奈良先端科学技 術大学院大学支援財団教育研究活動支援による． 文 献 [1] A. Balakrishman and S.T. Chakradhar, “Sequential circuits with combinational test generation complex- ity,” IEEE International Conference on VLSI Design, ... 完全なドキュメントを参照

... and 1974, respectively. He was with Osaka University from 1974 to 1985 and Meiji University from 1985 to 1993, Nara Institute of Science and Technology (NAIST) from 1993 to 2011, and joined Osaka Gakuin ... 完全なドキュメントを参照

... Sketch of proof: The fault in the first pattern partial circuit of the segment smooth rising circuit is always at the line of the only primary output, the fault is tested if it is excited or assigned with a value that is ... 完全なドキュメントを参照

... 行うことが 困難であり，これらの特徴に 対応し た新し い並列計算モデ ルが 望まれ ていた ． 本論文では上記の要求に 対応し た並列計算モデ ルで あ る BSP （ Bulk-Synchronous Parallel ）モデ ル [9] ， 及び その 拡張モデ ルであ る BSP ∗ モデル [2] を 使用し てアルゴ リズムの提案を行う． BSP モデルは ... 完全なドキュメントを参照

... Hideo FUJIWARA †a) , Fellow and Katsuya FUJIWARA †† , Member SUMMARY In our previous work [12] , [13] , we introduced general- ized feed-forward shift registers (GF 2 SR, for short) to apply them to secure and ... 完全なドキュメントを参照

... Basically, selected registers in the circuit-under- test (CUT) are modified into test registers in order to improve the CUT’s connectivity. This is because test register is able to generate test patterns or compact test ... 完全なドキュメントを参照

... あらまし 本論文では，階層テスト生成が容易なデータパスの性質として固定制御可検査性を新しく定義し， それに基づくレジスタ転送レベル回路のテスト容易化設計法を提案する．提案手法では，組合せテスト生成法を 用いた階層テスト生成及び非スキャン設計に基づいているため，テスト生成時間及びテスト実行時間を完全ス キャン設計法に比べて大幅に短縮でき，実動作速度でのテスト（ at-speed ... 完全なドキュメントを参照

... 昭 44 阪大・工・電子卒．昭 46 同大大 学院博士後期課程了．阪大工学部助手，明 治大理工学部教授を経て，現在，奈良先端 科学技 術大学院大学情報科 学研究科教授． 昭 56 ウォータールー大客員助教授．昭 59 マッギル大客員準教授．論理設計，高信頼 設 計 ，設 計 自 動化 ，テ ス ト容 易 化 設計 ，テ ス ト生 成 ，並 列処 理，計算複雑度に関する研[r] ... 完全なドキュメントを参照