4プロセッサに匹敵するパ
巻頭言 副院長兼放射線科部長小川健二 Euro 2012 から見た組織論 4 年に一度のサッカーの祭典といえば ワールドカップ ( 以下 W 杯 次回は 2014 年にブラジルで開催 ) ですが W 杯の合間の 4 年に一度開催される Euro( 欧州選手権 ) も W 杯に匹敵するレベルの高い国際
... グループリーグからいきなり死力を尽くした真剣勝 負が続き、日程が進むにしたがい、チームの疲労度が 画面を通して伝わってきます。下馬評の高いチーム、 そのチームを相手に善戦するチーム。それぞれの選手 とスタッフが国の威信をかけて、この大会に向け周到 な準備を積んできていますが、大会前の評判通りのパ フォーマンスを発揮できなかった国もあります。各国 ...
12
Vivado Design Suite ユーザー ガイド: エンベデッド プロセッサ ハードウェア デザイン (UG898)
... .bit が使用 さ れます。 注記: UpdateMEM コ マン ド では、 暗号化 さ れていないビ ッ ト ス ト リ ーム フ ァ イ ル し か使用で き ません。 • -proc <arg> (必須): エンベデ ッ ド プ ロ セ ッ サの イ ン ス タ ン ス パス を指定 し ます。 ヒ ン ト : デザ イ ンに複数のエンベデ ッ ド プ ロ セ ッ サが含まれる場合、 ...
156
プロセッサ メモリ パリティ エラー（PMPE）
... Tool にアクセスし、サービス リクエストに関連情報を一緒 に送り、メッセージの件名にサービス リクエスト数を記入して [email protected] に送信できなければ。 注: これが問題の根本的な原因を判別するために必要である重要な情報を失います場合があるのでプロセッサ メモリ ...
6
インテル(R) Itanium(R) 2 プロセッサ・リファレンス・マニュアル：ソフトウェアの開発と最適化
... 3.46 に相当するパフォーマンス の向上を達成した。このような分析を行うには、キャッシュ・ミス、分岐の予測ミス、TLB ミス などのマイクロアーキテクチャ上の「ミス・イベント」に対応する命令 / データ・アドレスを特定 する必要がある。これらのアドレスは、シンボル・テーブルまたはコンパイラの注釈を使用して、 ...
190
Nios IIプロセッサ・リファレンス・ハンドブック、セクション I. Nios IIプロセッサ Ver. 1.2
... zero に書き込んでも無効です。ra レジスタ（r31） は、プロシージャ・コールで使用された戻りアドレスを保持しており、 call 命令と ret 命令によって暗黙的にアクセスされます。C および C++ コンパイラは共通のプロシージャ・コール規則を使用して、レジスタ r1 から r23 および r26 から r28 ...
56
言語プロセッサ2005
... コンパイラとは • Compilerとは、high level languageで記述さ れたプログラム（例えば、 C言語のプログラ ム）を、機械向き言語（例えば、機械語）のプ ログラムに変換する（翻訳する）ためのプログ ラムのこと。 ...
50
「FPGAを用いたプロセッサ検証システムの製作」
... 例えば演算を実行するときの問題を考える。加算命令の次の命令がその加算結果に対するシフ トであった場合、データが間に合わずハザードが起きる。前の加算命令がフェッチされたとき、 次のシフト命令はまだメモリの中である。次のクロックでは加算命令が ID ステージへと進み、 演算に必要なオペランドをレジスタファイルから読み出す。シフト命令は IF ステージで読み出 される。次のクロックでは、加算命令が EX ...
33
I2Cコントローラ、ハード・プロセッサ・システム（HPS）のテクニカル・リファレンス・マニュアル（TRM）
... マスタ（マスタ・トランスミッタ）がスレーブ（スレーブ・レシーバ）に書き込む 場合、レシーバは、1 バイトのデータを受信します。マスタが STOP 条件で送信を終 了するまで、このトランザクションは続行されます。マスタがスレーブ（マスタ・ レシーバ）から読み出す場合、スレーブ（スレーブ・トランスミッタ）は 1 バイト のデータをマスタに送信し、次に、マスタは ACK パルスを使用してトランザクショ ...
26
NANDフラッシュ・コントローラ、ハード・プロセッサ・システム（HPS）のテクニカル・リファレンス・マニュアル（TRM）
... 以下のように MAP10 コマンドを使用します。 ■ MAP10 コマンドは、消去、コピー・バック、ロック、またはロック解除など、デ バイスにコマンドを発行するために使用されます。 ■ また、MAP10 パイプライン・コマンドは、デバイス・ブロック境界内部のフラッ シュ・デバイスから連続した複数のページを読み出すためまたは書き込むために 使用されます。ホストは ...
36
富士通SPARC64 VII プロセッサ
... リ パ リ テ ィ 分岐予測失敗か ら の回復 SECDED ： Single Error Correction Double Error Detection L1 キ ャ ッ シ ュ、 L2 キ ャ ッ シ ュ、 TLB はウ ェ イ 単位での縮退が可能です。 エ ラ ーの発生回数を機能単位ご と にカ ウ ン ト し 、 単位時間あた り のエ ラ ー回数が上限値を越え る と 縮退し て、 ...
13
AM571x Sitaraプロセッサシリコン・リビジョン2.0 datasheet (Rev. G)
... Neon™拡張機能を持つシングルコアのArm Cortex-A15 RISC CPUと、TI C66x VLIW浮動小数点DSPコアによ り、プログラムが可能です。Armプロセッサにより、開発者は制御機能と、DSPおよびコプロセッサ上でプログラムさ れるビジョン・アルゴリズムとを分離して、システム・ソフトウェアの複雑性を低減できます。 さらに、TIはArmおよびC66x ...
398
アプリケーションプロセッサを用いた画像ソリューションの構築
... -8 に示す。基本プラットフォーム ｛同図（a）｝はコンピュートサブシステムおよび画 像フレームワークで構成され，本プラットフォー ム チ ッ プ 単 体 で もLinuxやAndroidを 搭 載 し た 1チップソリューションとして提供可能な構成とす る。本チップをベースにアプリケーション個別部 分を組み込んだプラットフォーム｛同図（b）｝，お よび広帯域で接続可能なインターコネクトで接続 ...
10
ＴＩのSitaraプロセッサ上のEtherNet/IP
... 12 に示します。 EtherNet/IP を Sitara プロセッサに統合する場合、 PRU は MAC 学習、ストーム防止、 パケット 統計などの機能を含む基本的なイーサネット・スイッチ・プロトコルを実装します。各 PRU を構成 している 2 つのリアルタイム・コアは、それぞれが独立して 2 つの物理ポートを制御します。図 に示すように、各 ...
13
インテル(R) Itanium(R) 2 プロセッサ・ハードウェア・デベロッパーズ・マニュアル
... 2 プロセッサは、1GHz または 900MHz で動作する 6 つの命令を同時に処理できる 8 段のパ イプラインを持っている。これにより、ILP を活かせる大量のリソースと高いクロック周波数を組 み合わせて、各命令のレイテンシが最小限に抑えられる。実行リソースは、6 個の整数ユニット、 6 個のマルチメディア・ユニット、2 個のロード・ユニットと 2 個のストア・ユニット、3 ...
82
プロセッサ・アーキテクチャ
... む 4 つのバイト・レーンのいずれかを指定します。 Nios II コアが 4 バイ トを超えるデータ・キャッシュ・ライン・サイズでコンフィギュレーショ ンされているとき、データ・マスタ・ポートはパイプライン化された Avalon-MM 転送をサポートします。 データ・キャッシュ・ライン・サイ ズが 4 バイトしかないとき、データ・マスタ・ポートはどのメモリ・パ ...
24
システム要件 ウイルスバスタービジネスセキュリティサービス 6.5 Windows 用クライアント CPU x86 アーキテクチャの Intel Pentium4 プロセッサまたは互換プロセッサ x64 アーキテクチャのプロセッサ (AMD64 および EM64T に対応 IA64(Itanium
... 由により、予告なく変更される場合があります。最新の情報については、本サイトをご参照ください。 • 本製品は 1 ドメインあたりの利用台数は 10,000 台、グループ数は 50 個以内を推奨しています。推奨台数・グループ数 を超えた台数を 1 ドメインで管理する場合は、管理コンソールのパフォーマンスが低下するなど影響が出る可能性がありま ...
5
ハード・プロセッサ・システム (HPS)のテクニカル・リファランス・マニュアル (TRM) 、第12章：クワッドSPIフラッシュ・コントローラ
... ジの 4 バイトを指定するには、値の 1 を入力してください。インダイレクトのリー ド・パーティションのサイズ・フィールド（ADDR）に書き込まれた値は、インダイ レクト・リードの動作用に予約されたエントリの数を定義します。例えば、32 （0x20）の値を入力して、128 エントリ SRAM をリードの使用率に 32 エントリ ...
22
Vivado Design Suite ユーザー ガイド: エンベデッド プロセッサ ハードウェア デザイン (UG898)
... 注記: UpdateMEM コ マン ド では、 暗号化 さ れていないビ ッ ト ス ト リ ーム フ ァ イ ル し か使用で き ません。 -proc <arg> (必須): エンベデ ッ ド プ ロ セ ッ サの イ ン ス タ ン ス パス を指定 し ます。 ヒ ン ト : デザ イ ンに複数のエンベデ ッ ド プ ロ セ ッ サが含まれる場合、 UpdateMEM コ マン ド で複数プ ロ セ ...
157
ルート プロセッサ
... 信します。 RP は、MSC のファブリック インターフェイスと同様の 2 つのファブリック インター フェイス モジュール（From Fabric および To Fabric）を通してスイッチ ファブリックに接続します （ 「MSC To Fabric セクションおよびキューイング」[p.5-4] を参照）。 • 「From Fabric」モジュール（RP 受信パス上）は、スイッチ ...
6
FPGAを用いた行列計算専用プロセッサの設計
... 計算時間短縮のためにはスーパーコンピュータをはじめとする並列コンピュータを用 いた計算の並列化が考えられるが、演算に並列化できない部分があるとどんなにプロ セッサ数を増やしても並列処理の効果は期待できない、プロセッサ間の通信が多い場 合、そこで時間がかかる等の問題があるため、計算時間短縮にはならない場合が多い。 ...
139