Geエピタキシャル層を用いたSiフォトニクス用近赤外pin受光器

(1)

Ge

エピタキシャル層を用いた

Si

フォトニクス用近赤外

pin

受光器

石川

靖彦

†a)

_伊藤

_和貴

†,††

_野口

_恭甫

†

_開

_達郎

†††

Near-infrared pin Photodetectors of Ge Epitaxial Layers for Si Photonics

Yasuhiko ISHIKAWA

†a)

, Kazuki ITO

†,††

, Kyosuke NOGUCHI

†

,

and Tatsurou HIRAKI

†††

あらまし Ge 受光器（PD）は近赤外域の光通信波長で動作し，Si 上に作製した光導波路や合分波器などのパッシブ光素子とモノリシック集積できるため，Si フォトニクスにおける PD として応用が進んでいる．ここでは，Si 上 Ge 層を用いて作製した縦型 pin-PD の動作特性を報告する．PD 作製には，p+_{-Si 及び n}+_{-Si 上にエ}

ピタキシャル成長したアンドープGe 層を用いた．イオン注入により Ge 層上部に n+_あるいは_p+_{領域を形成}

し，pin-PD とした．Si 光導波路と集積した p+_{-Si 上 PD は，高効率（∼1 A/W），高速（> 10 GHz），かつ低}

リーク電流（< 0.1 µA）の良好な特性を示した．一方，積層順を反転した n+_{-Si 上 PD では，リーク電流が増} 大する傾向が見られた（> 1 µA）．n+_{-Si 上 PD のリーク電流の低減に，周辺リーク電流の抑制及び上部 p}+_領域形成に用いたB イオン注入時のダメージ低減が有効であることを述べる．キーワード Ge エピタキシャル層，近赤外受光器，Si フォトニクス，光通信

1. まえがき

シリコンフォトニクスは，Si集積電子回路の製造技術を用い，Si上へ光デバイスを集積する技術である[1], [2]．大容量情報伝送を支える技術として研究開発が活発である．光導波路や合分波器のようなパッシブ光素子をSi上へ集積することに加え，受発光などアクティブ光素子の集積が要求される．光通信用受発光デバイスにはIII-V族化合物半導体が広く利用されてきたが，Siプロセスと互換性が低い．Si上へのIII-V 族チップの貼り合わせなど，III-V族レーザーのハイブリッド集積が進展したものの[3]，モノリシック集積できる受発光素子の実現が理想である． GeはSiと同じIV族半導体であり，Siプロセスと互換性が良い．通信波長域の光（1.3 - 1.6 µm）を吸 †_{豊橋技術科学大学電気・電子情報工学系，豊橋市}

Department of Electrical and Electronic Information Engineering, Toyohashi University of Technology, 1–1 Hibarigaoka, Tempaku, Toyohashi-shi, 441–8580 Japan

††_{東京大学大学院工学系研究科マテリアル工学専攻，東京都}

Department of Materials Engineering, Graduate School of Engineering, The University of Tokyo, 7–3–1 Hongo, Bunkyo, Tokyo, 113–8656 Japan

†††_{日本電信電話株式会社}NTT先端集積デバイス研究所，厚木市 NTT Device Technology Laboratories, NTT Corporation, 3– 1 Morinosato Wakamiya, Atsugi-shi, 243–0198 Japan a) E-mail: [email protected] 収するため，特に受光器（PD）材料として利用が期待できる．SiとGeには約4%の格子不整合があり，エピタキシャル層の臨界膜厚が数nmと小さいが，低温 Ge緩衝層と成長後熱処理の利用により，平坦で高品質なGeエピタキシャル層をSi上へ形成できる[4], [5]．ここでは，Si上Ge層を用いて作製したpin-PDの特性を報告する．化学気相堆積（CVD）法により，p+-Si 及びn+-Si上にアンドープGe層をエピタキシャル成長した．イオン注入によりGe層上部にn+_あるいは p+ 領域を形成し，縦方向にpin接合を有するPDを作製した．p+-Si上PDは，高効率（∼1 A/W），高速（> 10 GHz），かつ低リーク電流（< 0.1 µA）の良好な特性を示した．一方，積層順を反転したn+-Si上PD ではリーク電流が増大する傾向が見られた（> 1 µA）． n+ -Si上PDのリーク電流低減に，周辺リーク電流の抑制及び上部p+領域形成に用いたBイオン注入時のダメージ低減が有効であることを述べる．

2. Si

光導波路と集積した

Ge

受光器

Geは伝導帯下端をL点に有する間接遷移型半導体であり，高効率発光を得ることは容易でない．一方，直接遷移（Γ点）のバンドギャップは0.80 eVである．光の波長に換算すると1.55 µmとなる．直接遷移によって，1.55 µmより短波長において十分な光吸収（吸収

(2)

係数> 1000 cm−1）が得られ[5]，光通信波長域で動作するPDへ応用できる．

2. 1 Si上へのGeエピタキシャル成長

Si光導波路などのパッシブデバイスの作製に Si-on-insulator（SOI）ウエハが広く利用されている．SOI

上へのGe-PDのモノリシック集積には，エピタキシャル成長したGe層の利用が有用であり，CVD法が広く用いられている[4]∼[7]．図1は超高真空CVD （UHV-CVD）法によりSOI(001)ウエハ上へエピタキシャル成長したGe層を，透過電子顕微鏡（TEM）により断面観察した結果である．原料ガスにはAr希釈GeH4（9%）を用いた．SiとGeには約4%の格子不整合があり，数nmの臨界膜厚以上のGe層を結晶成長すると，通常は表面粗れが大きくなる（PDで用いられるGe層の膜厚は数100 nm - 1 µm程度）．成長初期に低温でGe層を形成する二段階成長法[4] （370◦C/600◦C）を用いることで平坦なGeエピタキシャル層を得た．ただし，格子緩和によって，Si/Ge界面にはミスフィット転位が，Ge層の内部には109 cm−2 程度の貫通転位が発生する．転位をはじめとする結晶欠陥は，キャリアの発生中心となるためPD性能を悪化させる．成長後の高温熱処理（800 - 900◦C）が貫通転位密度の低減（108 cm−2台以下）に効果的である[4], [5]． Si上Ge層には，熱応力により0.1 - 0.2%の面内引っ張り格子ひずみが誘起され，直接遷移バンドギャップが0.80 eV（無ひずみ）から0.77 eV程度まで縮小する[8]．結果として，吸収端波長が1.55 µm（無ひずみ）から約1.60 µmまで長波長化する．1.55 µmの光図 1 SOI上 Ge エピタキシャル層の典型的な断面 TEM 像吸収係数が増加し，受光効率が向上する効果がある[9]． 2. 2 Si光導波路と集積したGe pin-PDの作製図2のように，SOIウエハ上にGe-PDとSi光導波路を集積した．Si光導波路はSOIウエハの上部 Si(001)層を加工することで作製した．導波路の幅は 0.44 µm，厚さは0.20 µmであり，波長1.55 µmで単一モードとなる．導波路端部に設けたSiスラブ領域に Ge-PDを作製した．Siスラブとの接合部では，Ge-PD の横幅程度に導波路幅を徐々に広げる構造とした． Ge-PDの作製手順は以下のとおりである[10]．Siスラブ領域にp+あるいはn+ドーピング（> 1019cm−3）を施した．UHV-CVD法により，Siスラブ領域上に Ge層を選択成長[4], [5]した．選択成長マスクには SiO2を用いた．Geはメサ構造となり，上面に(001) 面，側面に(113)面を有する．膜厚は600 nmであり，メサ上面のサイズは幅5 µm，長さ30 µmである．Ge メサ表面には厚さ50 nmのSi保護層を形成した．成長後，Ge層中の貫通転位密度を低減するため，N2雰囲気で800◦Cの熱処理を行った．次に，Ge層の上部にn+ あるいはp+ 領域を形成するため，メサ上面の幅4 µm，長さ30 µmの領域に31P+あるいは11B+ をイオン注入した．図3は，注入イオン密度の深さ分布のシミュレーション結果である．Ge層中の不純物密度が両者で一致するように設計した．ただし，31 P+_は Siキャップ表面付近での注入密度を増加させた．後述するように，金属電極との接触抵抗を低減する効果がある．N2中で600◦C，5分間の活性化熱処理を行い，図 2 作製した PD の光学顕微鏡像及び断面模式図

(3)

図 3 p+-Si上 PD 及び n+-Si上 PD に対する31P+/ 11_B+ _{イオン密度の深さ分布（シミュレーション} 結果）図 4 暗状態（RT 及び 100◦C）及び 1.55µm 光入射状態（RT）での典型的な I-V 特性更に電極を形成し，縦方向にpin接合を有するPDとした．電極にはAl（膜厚800 nm）を用いたが，下地 Si層及び上部Si保護層との接触抵抗を減少するため，界面にTi（10 nm）並びにTiN（20 nm）を挿入し， Al/TiN/Ti/Si構造としている[11]．縦型pin-PDではGe層の膜厚でキャリア走行遅延を制御できる．この点は面内方向にpin接合を形成する横型pin-PDに対して有利である．横型pin-PDでは，少なくともサブミクロンの解像度・位置合わせ精度のリソグラィが必要となる．ただし，縦型構造は接合容量が大きくなりやすく，RC遅延の増大に注意が必要である．仮に寄生抵抗・寄生容量がない場合，作製したPDの3 dB カットオフ周波数の理論値は約40 GHzとなる． 2. 3 Si光導波路と集積したGe pin-PDの特性評価 Ge-PDの電流–電圧（I-V）特性を図4に示す．暗状態においてp+-Si上PDは良好な整流特性を示し，順方向電流の理想因子nは約1.1であった．逆方向リーク電流（暗電流）は室温（RT，20◦C）で100 nA 程度以下に抑えられている．逆バイアス1 Vにおける暗電流の面積密度は約20 mA/cm2であり，従来報告と比べて最小レベルである[5]．100◦Cの昇温状態でも1 µA以下に抑えられており，実用可能なレベルと言える．一方，n+-Si上PDはPD上部に光電流信号を取り出すp+電極があり，コプレーナ線路を用いて後段のトランスインピーダンスアンプと接続しやすい優位性がある．作製したn+ -Si上PDは良好な整流特性を示すものの，暗電流は1 µA以上の大きな値となった．100◦Cの昇温下では10 µA程度まで増加してしまい，低減が必要である．バルクSi上Ge-PDの従来報告[12]においても，n+-Si上PDは大きな暗電流を示している．文献[10]で報告したように，暗電流は熱活性化型の変化を示す．p+ -Si上PDの暗電流は接合面積に比例し，活性化エネルギーは0.33 eVであった． Geのバンドギャップ（間接遷移）の約半分であるため，ギャップ中央付近の欠陥準位を介した熱的な発生電流，すなわちGe層内部でのShockley-Read-Hall過程が支配的と解釈できる[10]．一方でn+ -Si上PDでは，暗電流の活性化エネルギーは0.25 eV程度と小さい値であり，また接合面積にも単純には比例しない特性であった[10]．何らかのキャリア熱生成が関与していると考えられるものの，暗電流の発生機構や低減法の道筋を得るには至っていなかった．n+ -Si上PDの暗電流低減について次章で詳しく議論する．順方向側（印加順バイアス> 0.3 V）の電流値に関しては，n+-Si上PDのほうがp+-Si上PDに比べて小さくなった．図3に示したように，n+ -Si上PD ではSiキャップ層の表面付近でB密度が小さいため，電極との接触抵抗が大きくなったことが考えられる．順バイアス2 V付近での微分抵抗は，n+-Si上PDでは約300 Ω，一方p+-Si上PDでは約50 Ωであった．いずれのPDでも，負荷抵抗50 Ωに対して無視できる大きさでなく，低減が必要である．寄生直列抵抗となるためRC遅延が増加し，動作周波数が設計値の 40 GHzよりも低い値となることが予想される． Si光導波路を介して光照射（1.55 µm，TE偏波）した結果も図4に示した．p+ -Si上PD及びn+ -Si上 PDとも逆方向電流が増加し，受光器として機能した．両PDとも光電流の値に大きな差は見られなかった．チップ端での結合損失及びSi光導波路の伝搬損失を考慮し，PD単体での受光効率を求めると約1.0 A/W が得られた．実用に十分対応できる値である．

(4)

図 5 p+-Si上 PD 及び n+-Si上 PD の典型的な周波数応答特性図5にp+ -Si上PD及びn+ -Si上PDの逆バイアス2.3 Vにおける周波数応答特性を示す．3 dBカットオフ周波数は，p+-Si上PDで約12 GHzとなった． 20 Gbps程度のビットレートの光通信に適用できる． n+-Si上PDの3 dBカットオフ周波数は3 GHz程度であった．いずれも設計値40 GHzに及ばなかった． PDの寄生直列抵抗が大きいことが起因していると考えられる．i-Ge層の厚さが約550 nmであるため，接合容量は約31 fFと計算される．接合容量以外の寄生容量が無視でき，RC遅延でカットオフ周波数が決定されるとすると，寄生直列抵抗はp+ -Si上PDで約 400 Ω，n+ -Si上PDで約1.7 kΩと見積られる．順バイアスの微分抵抗から求めた寄生直列抵抗よりも大きいが，傾向は一致した．電極パッドなどによる寄生容量やその他の寄生成分の評価を進める予定である．

3. n

+

_-Si

_上

_Ge-PD

_の暗電流

Si光導波路と集積したp+-Si上PDは，高効率（∼1 A/W），高速（> 10 GHz），かつ低リーク電流（< 0.1 µA）の良好な特性を示した．一方，積層順を反転したn+ -Si上PDでは，リーク電流が増大する傾向が見られた（> 1 µA）．以下では，n+ -Siバルクウエハ上にGe-PDを作製し，n+-Si上PDでリーク電流（暗電流）が大きくなった要因を調べた結果について述べる． 3. 1 プレーナ構造とメサ構造の比較：周辺リーク電流の影響 (a) 試料構造及び作製方法図6 (a)及び(b)に示したように，プレーナ構造及びメサ構造のn+-Si上Ge-PDを作製し，特性を比較した．作製手順は次のとおりである．n+ -Si(001)バルクウエハ（n∼5 × 1018 cm−3）上に，UHV-CVD法

図 6 (a)プレーナ構造の n+-Si上 Ge-PD の模式図，(b) メサ構造の n+-Si上 Ge-PD の模式図，及び (c) BF+₂ 密度の深さ分布（シミュレーション）により約600 nmのGe層を形成した．プレーナ構造ではウエハ全面にGe層を成長し，メサ構造ではSiO2 をマスクとした選択成長を行った．30 nmのSiキャップ層を形成後，N2雰囲気で800◦Cの成長後熱処理を行った．Ge層上部にp+_{領域を形成するため，} Bのイオン注入を行った．ここでは，BF+ 2（分子量49）を注入した．図6 (c)はBF+2 密度の深さ分布のシミュレーション結果である．11B+に比べて注入深さを小さくでき，金属との接触抵抗低減が期待できる．N2中で 600◦C，5分間の活性化熱処理を行い，更にTiN電極を形成してpin-PDとした．PDの形状（上部のp+ 領域）は一辺100 - 500 µmの正方形とした．比較試料として，プレーナ構造のp+-Si上Ge-PDも作製した． (b) I-V特性図7 (a)にプレーナ構造及びメサ構造のn+ -Si上 PD（200 µm角）に対する典型的なI-V特性（暗状態， RT）を示す．いずれも良好な整流特性を示すが，プレーナ構造に比べてメサ構造で暗電流が小さいことがわかる．また，p+-Si上PDよりも暗電流は一桁程度大きい．逆バイアス1 Vにおける暗電流を，PDのサイズ（横幅w）に対して両対数プロットした結果を図7 (b)に示す．Ge層内部の欠陥準位を介した発生電流（キャリアの熱的発生）が支配的な場合，暗電流はPDの接合面積w2_{に比例し，プロットの傾きは} 2となる．これに対して，暗電流がPDの周辺長4 wに依存する場合

(5)

図 7 (a) プレーナ構造及びメサ構造の n+-Si 上 PD （200µm 角）に対する典型的な I-V 特性（暗状態）及び (b) 逆バイアス 1 V における暗電流の PD サイズ（横幅）依存性は傾きが1となる．プレーナ構造での傾きはほぼ1であり，周辺長に依存した暗電流（周辺リーク）が支配的である．一方，メサ構造では横幅がおおよそ200 µm 以上では傾きが2に近く，PDの接合面積，すなわち Ge層での発生電流が支配的であった．なお，横幅を 100 µm程度まで縮小すると傾きが緩くなり，周辺リークが支配的となる傾向が見られた．前章のSi光導波路と集積したn+-Si上PD（サイズ：4 µm × 30 µm）でも周辺リークが支配的である可能性が高い．周辺リークは，PD上部のp+領域と周辺領域とで電気的な絶縁が取れず，横方向に導通することによって発生する．メサ構造では，側壁部で導通（表面伝導）が抑制され，周辺リークが低減できたと考えられる．表面伝導を起こす原因として，p+領域周辺のアンドープ領域で，意図せず表面チャネルが形成されたことが挙げられる．表面チャネルとしては，(1) SiO2パッシベーション膜中の正の固定電荷等による電子チャネル形成，及び(2) Si/Ge界面でのフェルミ準位ピンニング（Geの価電子帯近傍にフェルミ準位が固定）[13], [14] 等による正孔チャネルの形成，が考えられる．電子チャネル形成が主要因の場合，p+ -Si上PDにおいて周辺リークによる暗電流が大きいことが予想される．p+-Si上PD上部にはn+領域がある．周辺で電子チャネルが形成されてn型化していると横方向で導通し，周辺リークが顕著となるはずである．しかし，図7 (b)に示したように，プレーナ構造のp+ -Si 上PDでは接合面積に比例した暗電流の変化が観測され，周辺リークの影響は見られなかった．正孔チャネルの形成が主要因と考えると，p+-Si上 PDの上部n+_{領域は，周辺と} pn接合で電気的に分離される．このため周辺リークは抑制される．一方で，n+ -Si上PDの上部p+ 領域は周辺と導通し，周辺リークが顕著となると考えられる．この振る舞いは実験結果と一致する．したがって，n+-Si上PDの周辺リークは正孔チャネルの形成が起因していると考えられる．前章で述べたように，n+ -Si上PDの暗電流は0.25 eV程度の活性化エネルギーをもっている[10]．この値は正孔チャネル形成と関連があるはずである．今後更に検討したい． 3. 2 イオン注入種及び注入密度の影響メサ構造のn+ -Si上PDの暗電流は，横幅200 µm 程度以上のサイズにおいて，PDの接合面積が支配的となった．接合面積あたりの暗電流（逆バイアス1 V）を求めると約200 mA/cm2となる．p+-Si上PDの値（約10 mA/cm2_{）よりも一桁大きく，仮に周辺リーク} を抑制できたとしても，接合面積に依存するリーク電流の低減が必要となる．図7のn+ -Si上PDで接合面積あたりの暗電流が大きくなった原因として，Ge層へのイオン注入時に導入される結晶欠陥の影響が考えられる．イオン注入後の活性化熱処理の温度（現状は 600◦C）を上昇することにより結晶回復が進むと考えられるが，ドーパント不純物の拡散が進み，不純物プロファイルが変化してしまう．イオン注入時の結晶欠陥導入を抑制することが必要と考えられる．そこで，図8 (a)のようなBの深さプロファイルをもつメサ構造n+ -Si上PD（2種類）を作製した．膜厚75 nmのSiキャップ層の表面付近では，TiN電極との接触抵抗を低減するためにBF+2 を用いて高ドープ密度としたが，Ge層中には質量数の小さい11B+を注入し，欠陥発生の抑制を試みた．なお，Ge中のB 固溶度は5.5 × 1018 cm−3 [15]と比較的小さい値である．Ge中のB密度が固溶度を超えない試料（低ドーズ）及び固溶度を上回る試料（高ドーズ）の2種類の比較も行った．図8 (b)にサイズ200 µm角のn+ -Si上PDに対する典型的なI-V特性（暗状態，RT）を示す．良好な

(6)

図 8 (a) B密度の深さ分布（シミュレーション），(b) メサ構造 n+-Si上 PD（200µm 角）に対する典型的な I-V 特性（暗状態），及び (c) 逆バイアス 1 V における暗電流の PD サイズ（横幅）依存性整流特性が得られ，特に図7のBF+2 を用いた場合に比べて，暗電流を約1桁低減できた．質量数の小さい11 B+_{を用いて，結晶欠陥の導入を抑えた効果と考} えられる．また，Ge中のB密度を固溶度以下に抑えた低ドーズ試料では，暗電流が一層低減される結果となった．図8 (c)に示したように，暗電流の大きさは PDの接合面積に比例しており，逆バイアス1 Vにおける接合面積あたりの暗電流密度は30 mA/cm2 程度であった．p+ -Si上PDに匹敵する低い値が得られた．以上の結果より，n+-Si上PDのリーク電流の低減に，(1)周辺リークの抑制，及び(2) Bイオン注入時の Ge層への結晶欠陥導入の抑制，が有効であることがわかった．しかしながら，光集積で用いるような小型（一辺10 µm程度）のGe-PDにおいて，周辺リーク電流を抑制する方法を確立できていない．近年活発に検討されているGeチャネルMOSFETでの表面パッシベーション技術の利用が効果的と思われるが，本論文のように表面保護にSi層を用いると，洗浄工程を従来のSiプロセスから大きく変更する必要がない利点がある．表面保護にSi層を用いつつ，周辺リーク電流を抑制する方法の確立が重要である．意図した結果ではないが，図8 (c)に示したn+-Si上PD（B+注入）において，横幅を100 µmまで縮小しても暗電流がほぼ接合面積に依存し，周辺リークが抑制されている結果が得られた．メサ側壁の構造・電気的な評価を行い，周辺リークとの関連を理解することで，周辺リーク抑制の工学的制御に結びつくと考えられる．

4. むすび

CVD法により形成したSi上Geエピタキシャル層を用いたpin-PDの特性を報告した．p+-Si上に縦方向にpin接合を有するPDでは，高効率（∼1 A/W），高速（> 10 GHz），かつ低リーク電流（< 0.1 µA）の PDを実現できる一方，積層順を反転したn+ -Si上 nip-PDではリーク電流が大きくなった（> 1 µA）． n+-Si上PDにおけるリーク電流の低減に，周辺リーク電流の抑制及びB不純物注入時のダメージ抑制が効果的であることを示した．謝辞本研究の一部は，NICT委託研究「光信号の低コスト受信・モニタリングのための小型光位相同期回路の研究開発」により実施した．東京大において共同で研究を進めてきた和田一実教授（現在マサチューセッツ工科大），大坂次郎博士，河合直行博士，東京大及び豊橋技術科学大の学生，並びにNTT先端集積デバイス研究所の福田浩博士，土澤泰博士に感謝します．文献

[1] D.A.B. Miller, “Device requirements for optical inter-connects to silicon chips,” Proc. IEEE, vol.97, no.7, pp.1166–1185, July 2009.

[2] L.C. Kimerling, D.-L. Kwong, and K. Wada, “Scaling computation with silicon photonics,” MRS Bulletin, vol.39, pp.687–695, Aug. 2014.

[3] M.J.R. Heck, J.F. Bauters, M.L. Davenport, J.K. Doylend, S. Jain, G. Kurczveil, S. Srinivasan, Y. Tang, and J.E. Bowers, “Hybrid silicon photonic in-tegrated circuit technology,” IEEE J. Sel. Top. Quan-tum Electron., vol.19, no.4, 6100117, July/Aug. 2013. [4] H.-C. Luan, D.R. Lim, K.K. Lee, K.M. Chen, J.G. Sandland, K. Wada, and L.C. Kimerling, “High-quality Ge epilayers on Si with low threading-dislocation densities,” Appl. Phys. Lett., vol.75,

(7)

no.19, pp.2909–2911, Nov. 1999.

[5] Y. Ishikawa and S. Saito, “Ge-on-Si photonic devices for photonic-electronic integration on a Si platform,” IEICE Electron Express, vol.11, no.24, 20142008, 2014.

[6] G. Sarid, E. Ginsburg, F. Dosunmu, and M. Morse, “Performance and reliability of SiGe photodetec-tors,” Thin Solid Films, vol.517, no.1, pp.132–133, Nov. 2008.

[7] G. Masini, G. Capellini, J. Witzens, and C. Gunn, “A 1550 nm, 10Gbps monolithic optical receiver in 130 nm CMOS with integrated Ge waveguide pho-todetector,” 2007 4th IEEE International Conference on Group IV Photonics, pp.28–29, Sept. 2007. [8] Y. Ishikawa, K. Wada, D.D. Cannon, J. Liu, H.-C.

Luan, and L.C. Kimerling, “Strain-induced band gap shrinkage in Ge grown on Si substrate,” Appl. Phys. Lett., vol.82, no.13, pp.2044–2046, March 2003. [9] Y. Ishikawa, K. Wada, J. Liu, D.D. Cannon, H.-C.

Luan, J. Michel, and L.C. Kimerling, “Strain-induced enhancement of near-infrared absorption in Ge layers grown on Si substrate,” J. Appl. Phys., vol.98, no.1, 0131501, July 2005.

[10] K. Ito, T. Hiraki, T. Tsuchizawa, and Y. Ishikawa, “Waveguide-integrated vertical pin photodiodes of Ge fabricated on p+and n+Si-on-insulator layers,” Jpn. J. Appl. Phys., vol.56, no.4, 04CH05, April 2017. [11] T. Hiraki, H. Nishi, T. Tsuchizawa, R. Kou, H. Fukuda, K. Takeda, Y. Ishikawa, K. Wada, and K. Yamada, “Si-Ge-silica monolithic integration plat-form and its application to a 22-Gb/s× 16-ch WDM

receiver,” IEEE Photon. J., vol.5, no.4, 4500407, Aug. 2013.

[12] G. Masini, L. Colace, G. Assanto, H.-C. Luan, and Lionel C. Kimerling, “High-performance p-i-n Ge on Si photodetectors for the near infrared: From model to demonstration,” IEEE Trans. Electron Devices, vol.48, no.6, pp.1092–1096, June 2001.

[13] J. Tersoﬀ, “Schottky barrier heights and the contin-uum of gap states,” Phys. Rev. Lett., vol.6, no.5, pp.465–468, Feb. 1984.

[14] H. Hasegawa and H. Ohno, “Uniﬁed disorder in-duced gap state model for insulator–semiconductor and metal–semiconductor interfaces,” J. Vac. Sci. Technol., vol.4, no.4, pp.1130–1137, July 1986. [15] A. Satta, E. Simoen, T. Janssens, T. Clarysse, B. De

Jaeger, A. Benedetti, I. Hoﬂijk, B. Brijs, M. Meuris, and W. Vandervorst, “Shallow Junction Ion Implan-tation in Ge and Associated Defect Control,” J. Elec-trochem. Soc., vol.153, no.3, pp.G229–G233, Jan. 2006. （平成 30 年 3 月 2 日受付，5 月 13 日再受付， 9月 11 日公開）石川靖彦 1993北海道大学・工卒．1995 同大大学院修士課程修了．1998 同大大学院博士後期課程修了．博士（工学）．静岡大学，マサチューセッツ工科大学及び東京大学を経て，2017 年より豊橋技術科学大学教授．現在，シリコンフォトニクスの研究に従事． IEEE及び応用物理学会会員．伊藤和貴 2016東京大学・工卒．2018 同大大学院修士課程了．修士課程において Si 上 Ge 受光器の研究に従事．応用物理学会会員．野口恭甫 2018豊橋技術科学大学・工卒．同大大学院修士課程在学中．現在，Si 上 Ge 受光器の研究に従事．開達郎（正員） 2009年東北大学・工卒．2011 同大大学院修士課程修了．2017 同大大学院博士後期課程修了．博士（工学）．現在，NTT にてシリコンフォトニクスの研究に従事．電子情報通信学会及び応用物理学会会員．