学位論文 Experimental Particle Physicsyushu University

平成

26

年度修士論文

ミューオン

g

−

2/EDM

実験に用いる

シリコン検出器の読み出し

ASIC

の開発

九州大学大学院

理学府

物理学専攻

粒子物理学分野

素粒子実験研究室

調

翔平

指導教員

東城

順治

概 要

2000年代前半、アメリカのブルックヘブン国立研究所で行われたE821実験において、

ミューオンの異常磁気モーメント(g−2)が0.54 ppmの高精度で測定され、素粒子の標

準模型(SM)の予想値に比べ3.3 σ大きな値が報告された。この乖離はSMを超える新し

い物理の存在を示唆しており、さらに高精度の測定が期待されてきた。また、ミューオン

の電気双極子モーメント(EDM)は存在すれば、時間反転対称性を破るため、CPT定理に

より、CP対称性を破ることになるが、ミューオンを含むレプトンセクターではCP対称

性の破れは未だ発見されていない。さらにSMでは、EDMは観測にかからないほど小さ

な値(10−38 e·cm)を予言しており、その発見は直ちに新しい物理の存在の証拠となる。

茨城県東海村のJ-PARC物質生命科学実験施設(MLF)で計画している新実験では、極

冷ミューオンビームを用いることで先行実験とは全く異なる原理により、g−2を0.1 ppm

の精度で、EDMを10−21 e·cmの感度で測定することを目指している。g−2および、EDM

はスピンの歳差運動を用いて測定する。300 MeV/cまで加速したミューオンを3 Tの一

様磁場をかけた貯蔵リング内に入射し、その崩壊陽電子をミューオンの軌道の内側に設置

する飛跡検出器で計測する。

高精度、高感度での測定を実現するため、飛跡検出器には高計数率耐性、長時間の安定

性、測定領域の磁場を乱さないことが要求される。そのため、シリコンストリップ検出器

を用いる。検出器の読み出し回路は1チップあたり128 chの高集積度、5 ns のタイムス

タンプでの時間測定が可能な速い立ち上がりを持ち、J-PARCのパルスビームに最適化さ

れているといった特定の用途を持つ集積回路(ASIC)が必要である。本研究の目的はそれ

らの要求を満たすASICを開発することである。

開発の第一段階として、信号の増幅、整形、デジタル化までを行うアナログ部とデジ

タル信号の処理を行うデジタル部の開発を別々に行った。64チャンネルのアナログ部試

作機であるSlitA2013は、CMOS 0.18 µmプロセスを用いて製作した。ASICに供給する

バイアス電流を最適化し、評価用基板を用いてゲイン、等価雑音電荷、パルス幅、タイム

ウォークについて性能評価を行なった。また、SlitA2013とシリコンストリップセンサー

を接続し、レーザーを照射することにより、ゲイン、ノイズの評価を行った。その結果、

ASIC単体の場合と同等の性能を得た。さらに、J-PARC MLFと東北大学電子光理学研

究センターでそれぞれミューオンビームと陽電子ビームを用いた試験を行った。ビーム試

験により、信号雑音比が要求値である15以上を満たす結果を得た。

ASICのタイムウォークは5 ns以下である必要があるが、SlitA2013は要求を満たさな

かった。そのため次期バージョン(SliT128A)の開発を行った。128チャンネルのSliT128A

は、アナログ部(SliTA2014)とデジタル部(GM2DV2)の混載回路である。SliTA2014につ

いては、タイムウォークを小さくするために、信号の立ち上がりを速くするように回路の

修正を行った。シミュレーションを用いて性能の評価を行い、5 ns以下のタイムウォーク

目

次

第1章 序論 8

1.1 背景 . . . 8

1.2 先行実験 . . . 9

第2章 J-PARCミューオンg−2/EDM実験 13 2.1 実験方法 . . . 13

2.2 陽電子飛跡検出器 . . . 14

2.3 読み出し回路 . . . 19

2.3.1 CMOS . . . 19

2.3.2 読み出しASIC . . . 20

2.3.3 アナログ部試作機 . . . 21

第3章 アナログ部試作機の性能評価 26 3.1 ASIC単体での評価 . . . 26

3.1.1 セットアップ . . . 26

3.1.2 ゲイン、ダイナミックレンジ . . . 26

3.1.3 等価雑音電荷 . . . 28

3.1.4 パルス幅 . . . 32

3.1.5 タイムウォーク . . . 32

3.1.6 DAC . . . 35

3.2 センサー接続試験 . . . 38

3.2.1 セットアップ . . . 38

3.2.2 測定と結果 . . . 39

第4章 ビームテスト実験 43 4.1 J-PARC MLFにおけるビーム試験 . . . 43

4.1.1 J-PARC物質·生命科学実験施設 (MLF) . . . 43

4.1.2 セットアップ . . . 43

4.1.3 データ解析 . . . 46

4.2 東北大学電子光理学研究センターにおけるビーム試験 . . . 46

4.2.1 東北大学電子光理学研究センター . . . 48

4.2.2 セットアップ . . . 49

第5章 アナログ部試作機の性能評価の考察 55

5.1 １つのチャンネル内でのタイムウォーク . . . 55

5.2 複数のチャンネル間での時間のばらつき . . . 55

5.2.1 スレッショルドの決定精度 . . . 55

5.2.2 DAC . . . 56

第6章 次期試作機の開発 57 6.1 アナログ部 . . . 57

6.1.1 前試作機からの変更点 . . . 57

6.1.2 シミュレーションによる評価 . . . 57

第7章 まとめと今後 61

付 録A SlitA2013評価用基板 66

図

目

次

1.1 ミューオン異常磁気モーメントへの寄与 . . . 9

1.2 BNL E821実験の結果とSMの予想値の比較[4] . . . 10

1.3 BNL E821のミューオン蓄積リング[7] . . . 11

1.4 BNL E821実験のウィグルプロット . . . 12

2.1 EDM測定の概念図 . . . 14

2.2 J-PARC g−_2/EDM実験概要図[8] . . . 15

2.3 ミューオン蓄積磁石および陽電子検出器概念図[8] . . . 16

2.4 陽電子飛跡検出器(左)および検出器モジュール(右)概念図 . . . 17

2.5 片面p-on-n型センサーの概念図 . . . 17

2.6 シリコンストリップセンサー仕様 . . . 18

2.7 テストセンサー写真 . . . 18

2.8 読み出し回路概要図[2] . . . 20

2.9 NMOS概念図 . . . 21

2.10 PMOS概念図 . . . 21

2.11 CMOS概念図 . . . 22

2.12 読み出しASIC . . . 22

2.13 SlitAの写真 . . . 23

2.14 SlitA2013(左)とSlitA2013評価用基板(右) . . . 24

3.1 ASIC評価時のセットアップ . . . 27

3.2 ASICのデジタルコントロールに用いたマイクロコントローラ . . . 27

3.3 マイクロコントローラからの信号 . . . 28

3.4 3 fC相当の電荷入力時のSlitA2013のアナログ出力の様子 . . . 29

3.5 SlitA2013のゲイン . . . 29

3.6 SlitA2013のゲインのばらつき . . . 30

3.7 SlitA2013のch1のベースラインのふらつき。それぞれ検出器容量が5.5 pF(左上)、15.5 pF(右上)、33.7 pF(左下)、47.3 pF(右下)のときの測定結 果である。 . . . 31

3.8 SlitA2013のENCと検出器容量(Cdet)の関係式 . . . 31

3.9 すべてのチャンネルについてのENC . . . 32

3.10 3.6 fC相当のテストパルス入力時のSlitA2013からの出力 . . . 33

3.11 入力電荷を変えていったときのパルス幅の変化. . . 33

3.13 入力電荷を変えていったときのデジタル出力の時間の変化 . . . 34

3.14 DACによるスレッショルドの決定方法の概略図 . . . 35

3.15 DACの動作確認 . . . 36

3.16 DAC値を変えたときのスレッショルドの変化 . . . 38

3.17 レーザーの強度較正の様子 . . . 39

3.18 レーザーを用いた性能評価の概略図 . . . 40

3.19 軸方向センサー接続時(左)と動径方向センサー接続時(右)のノイズ測定 . 41 3.20 レーザーを照射したときの軸方向センサー接続時(上図)と動径方向セン サー接続時(下図)のSlitA2013からの信号 . . . 42

3.21 ストリップに垂直な方向にレーザーを移動させたときの波高の変化。軸方 向センサー接続時(左)と動径方向センサー接続時(右)。 . . . 42

4.1 J-PARC MLF ミューオン2次ビームライン配置図[13] . . . 44

4.2 J-PARC MLFにおけるビーム試験時のセットアップ . . . 45

4.3 軸方向センサー(左図)および動径方向センサー(右図)のTDCデータ。 . . 46

4.4 J-PARC MLFにおけるデータ収集システムの回路図 . . . 47

4.5 ビーム停止時に取得したノイズ . . . 47

4.6 東北大学電子光理学研究センターの実験室[19] . . . 48

4.7 東北大学電子光理学研究センターにおけるビーム試験時のセットアップ . . 49

4.8 東北大学電子光理学研究センターにおけるデータ収集システムの回路 . . . 50

4.9 東北大学電子光理学研究センターでのノイズ測定の結果. . . 51

4.10 200 MeV/cの陽電子ビームを照射したときの検出器からの典型的な信号波 形。 . . . 51

4.11 200 MeV/cの陽電子ビームを照射したときの検出器からの波高分布。 . . . 52

4.12 波高の波形のガウス関数でのフィッティング時のフィットに用いる領域によ る変化。 . . . 52

4.13 ビンサイズによる変化 . . . 54

4.14 波高のフィット領域による変化. . . 54

6.1 シミュレーションによるゲインの見積もり . . . 58

6.2 シミュレーションによるENCの見積もり . . . 58

6.3 シミュレーションによるパルス幅の見積もり . . . 59

6.4 シミュレーションによるタイムウォークの見積もり . . . 59

A.1 SlitA2013評価用基板のフロアプラン . . . 66

A.2 SlitA2013評価用基板の回路図、TOP層 . . . 67

A.3 SlitA2013評価用基板の回路図、入力部 . . . 68

A.4 SlitA2013評価用基板の回路図、電源部 . . . 69

A.5 SlitA2013評価用基板の回路図、ASIC周辺部. . . 70

A.6 SlitA2013評価用基板の回路図、デジタル出力部 . . . 71

B.1 中継基板の写真 . . . 73

B.2 中継基板の回路図、TOP層 . . . 74

B.3 中継基板の回路図、入力電圧変換部 . . . 75

B.4 中継基板の回路図、信号入力部 . . . 76

B.5 中継基板の回路図、シリアル通信部 . . . 77

B.6 中継基板の回路図、信号出力部 . . . 78

B.7 中継基板の回路図、デジタルコントロール信号電圧変換部 . . . 79

B.8 中継基板の回路図、マイクロコントローラ周辺部 . . . 80

B.9 中継基板の回路図、電源部 . . . 81

B.10中継基板の基板図、1層目マスク . . . 82

B.11中継基板の基板図、1層目 . . . 83

B.12中継基板の基板図、2層目 . . . 84

B.13中継基板の基板図、3層目 . . . 85

B.14中継基板の基板図、4層目 . . . 86

B.15中継基板の基板図、4層目マスク . . . 87

B.16中継基板の基板図 . . . 88

B.17中継基板の基板図 . . . 89

表

目

次

2.1 センサーの仕様および基礎特性 . . . 19

2.2 ビット制御 . . . 23

2.3 アナログ部に対する性能の要求値とSlitAの評価結果[11] . . . 23

2.4 ASIC内のチャンネルと評価基板内でのチャンネルの対応関係 . . . 25

3.1 バイアス値の設定 . . . 28

3.2 オフセットの測定値 . . . 36

3.3 DACの動作確認テストの結果 . . . 37

4.1 DSSDセンサーの仕様 . . . 44

4.2 センサーおよびPMTへの印加電圧とそのときの電流値 . . . 46

4.3 東北大学電子光理学研究センターのビーム試験時のそれぞれの検出器に印 可した電圧とそのときの電流値 . . . 53

4.4 系統誤差 . . . 53

第

1

章

序論

1.1

背景

1936年にAndersonとNeddermeyerによって宇宙線中に発見されて以来[1]、ミューオ

ンは素粒子物理に”世代”の概念を持ち込み、その発展に大きく寄与してきた。現在、茨

城県東海村にある大強度陽子加速器施設(J-PARC)ではミューオンを用いて素粒子標準

模型を超える物理を探索する新たな実験が計画されている[2]。この章では、本実験が精

密測定を目指すミューオン異常磁気モーメント(g −2)と電気双極子モーメント(EDM:

Electric Dipole Moment)および本実験の先行実験である、アメリカのブルックヘブン国

立研究所(BNL)で行われたBNL E821実験[3]について説明する。

ミューオン異常磁気モーメント

スピンを持つ荷電粒子は、それぞれ固有の磁気モーメント⃗µを持ち、それは以下のよう

に定義される。

⃗µ=g e

2m⃗s (1.1.1)

ここで、eは電荷、mは粒子の静止質量、⃗sは粒子のスピンであり、gはg因子と呼ばれる。

内部構造を持たないスピン1/2の粒子の運動はディラック方程式で記述され、g因子は

正確に2に等しい。しかしながら、量子補正の効果を入れるとその値は2からずれる。そ

のずれは異常磁気モーメントと呼ばれ、

a = g−2

2 (1.1.2)

で定義される。電子およびミューオンの異常磁気モーメントは理論的にも実験的にも非常

に高い精度で求められており、素粒子標準模型(SM: Standard Model)の精密検証に適し

ている。とくに、ミューオンは電子よりもその静止質量が大きいため、図1.1に示すよう

に、摂動の高次効果を通じて、様々な相互作用から異常磁気モーメントに寄与する割合が

大きくなる。図1.1(d)はSMを超える物理(BSM: Beyond the Standard Model)模型の1

つである超対称性模型からのg−2への寄与で、中性ベクトルボソンχ₀を交換している。

このようにg−2にはBSMからの寄与があり、そのため実験値と理論予想値の差はBSM

の存在を示唆する。

図1.2に現在、ミューオンの異常磁気モーメントの値を最も高い精度で決めているBNL

E821実験の結果およびBNL E821実験の30年前にCERNで行われた実験結果[5]とSM

の予想値の比較を示す[4]。実験値は理論の予想値よりも3.3 σ大きな値を示しており、こ

れは標準模型を超える物理を示唆している可能性がある。この差が何に起因するのかをよ

(a)

γ

µ µ (b)

γ

hadron

µ µ

(c)

W

ν W γ

µ µ (d)

¯ µ

χ0

¯ µ γ

µ µ

図 1.1: ミューオン異常磁気モーメントへの寄与:(a)QED、(b)ハドロンループを含む項、

(c)弱い相互作用、(d)超対称性模型

ミューオン電気双極子モーメント

磁気モーメントと同様に、電気双極子モーメント(EDM) d⃗もスピンに関連づけて表さ

れる。

⃗

d=η( e

2mc )

⃗s (1.1.3)

ここでηは電気双極子モーメントの大きさを表す定数である。

現在の物質優勢の宇宙の説明のためには荷電共役変換(C変換)とパリティ変換(P変換)

を同時に行う変換(CP変換)のもとで保存しない量であるCP非保存な量が必要なことが

分かっている。これまで見つかったCP対称性の破れはすべてクオークセクターのもので、

Cabibbo-Kobayashi-Maskawa (CKM)理論の範囲で説明できた。しかしこれだけでは現在

の宇宙を説明できず、未知のCP非保存量が必要である。

ミューオンのEDMは時間反転(T変換)のもとで保存しない量であるため、この量が

有限値で観測されれば、直ちに、時間反転対称性の破れの発見となる。CPT定理はC変

換、P変換、T変換を同時に行った物理系は元の物理系と対称であると主張する。つまり

この定理の下でT対称性の破れはCP対称性の破れを意味する。従って、ミューオンの

EDMが有限値で発見されれば、レプトンセクターでの初のCP対称性の破れの発見であ

り、CKM理論を超えた新しい物理の存在を示唆する。

1.2

先行実験

現在、最も精度の良いミューオンのg−2の測定実験は、アメリカのブルックヘブン国

立研究所(BNL)で行われたE821実験である。この実験ではg−2を0.54 ppmの精度で

図 1.2: BNL E821実験の結果とSMの予想値の比較[4]

ミューオンのg−2およびEDMはスピン歳差運動を用いて測定する。一様磁場中でサ

イクロトロン運動するミューオンを考えると、ミューオンのスピンは回転運動を行う。g

因子が正確に2であればスピンの回転周波数とサイクロトロン運動の周波数は完全に一致

し、運動量の向きとスピンの向きのなす角は常に一定となる。しかし、g因子は量子補正

の効果によって2からずれているので、運動量の向きに対してスピンが回転する。この回

転は異常歳差運動と呼ばれ、

⃗ω=− e

mµ

[

aµB⃗ −

(

aµ−

1

γ2₋₁

) ⃗

β×_E⃗

]

(1.2.4)

と表すことができる[6]。ここで⃗ωは異常歳差運動の角速度、m_µはミューオンの質量、a_µ

はミューオンの異常磁気モーメント、⃗_Bは磁場、γはローレンツ因子、⃗βはミューオンの運

動量を光速cで割ったもの、E⃗は電場である。さらにミューオンがEDMをもつと、EDM

による回転の項が加わり、

⃗ω=− e

mµ

[

aµB⃗ −

(

aµ−

1

γ2₋₁

) ⃗

β×_E⃗ ₊η

2 (

⃗

E+β⃗×_B⃗)

]

(1.2.5)

となる[6]。ここで、ミューオンの運動量を魔法運動量(p= 3.094 GeV/c、γ = 29.3)と呼

ばれる運動量にすると、微細構造定数αをもちいてa_µ∼ α/(2π)∼ 0.00116であるから、

aµと

1

γ2₋1の項が打ち消し合い、第２項は無視できる。ηが微小量であるとすると、

⃗ω =− e

mµ

と書けるので、歳差運動の回転周波数⃗ωとB⃗ を測定することでa_µを決めることができる。

BNLの実験ではこの魔法運動量を用いて歳差運動の回転周波数⃗ωを測定した。ミューオ

ン(µ

+

)は3体崩壊µ

+ _→

e+

νeν¯µによって陽電子、電子ニュートリノ、反ミューオンニュー

トリノに崩壊する。ニュートリノは左巻き、反ニュートリノは右巻きのものしか存在しな

いので、静止系ではミューオン(µ+)からの崩壊陽電子はミューオンのスピンの方向に放

出されやすい。実験室系では運動量が進行方向にブーストされるため、陽電子の放出角度

とエネルギーに相関がある。エネルギーの高い陽電子を選択的に検出することで、静止系

で前方崩壊した、つまりミューオンのスピンの方向に崩壊した陽電子をとらえることが

できる。その時間変化を測定することで運動方向に対するスピンの向きの時間変化が得

られる。E821実験では図1.3に示すように磁場1.45 T,直径14 mの巨大な蓄積リングに

ミューオンを蓄積し、測定を行った。図1.4は電子の計数の時間変化である。図中の周波

数が、歳差運動の回転周波数に対応する。最終的なミューオン異常磁気モーメントの値と

してa_µ = 11659208.0(6.3)×10−10 (0.54 ppm)を報告している。J-PARCで新実験の目的

はBNLの実験と独立な方法で異常磁気モーメントのSMからのずれをより高い精度で測

定することである。

第

2

章

J-PARC

ミューオン

g

−

2/EDM

実験

茨城県東海村のJ-PARC物質生命科学実験施設(MLF)で計画しているミューオンg −

2/EDM実験はg−2を0.1 ppmの精度で、EDMを10−21 e·cmの感度で測定することを

目指している。この章では先行実験であるBNL E821との違いを明確にしながら、実験

手法及び、本実験に用いる陽電子飛跡検出器について詳しい説明を与える。

2.1

実験方法

本実験もスピン歳差運動をもちいてg−2とEDMを測定する[2]。前章で述べたように、

先行実験のBNL E821では魔法運動量(p= 3.094 GeV /c、γ = 29.3)と呼ばれる運動量を

用いることにより、式(2.1.1)の第2項をキャンセルした。しかし、ここで電場E⃗ = 0に

することでも第2項をキャンセルできることがわかる。

⃗ω=− e

mµ

[

aµB⃗ −

(

aµ−

1

γ2₋₁

) ⃗

β×_E⃗ ₊η

2 (

⃗

E+β⃗×_B)

]

(2.1.1)

J-PARCにおける新実験では、後述する極冷ミューオンビームと呼ばれるビームを用いる

ことで、収束電場なし(E⃗ = 0)でよく収束されたビームを実現する。また、魔法運動量

を用いる必要がないため、運動量を自由に選ぶことができる。ミューオンの軌道半径は

ミューオンの運動量に比例するため、より小さな運動量を選ぶことで、ミューオンの軌道

半径を小さくすることができる。そのため、ミューオン蓄積磁石を小さくでき、磁石内の

磁場の一様性の精度を上げることができる。また、E⃗ = 0とした場合、式(2.1.1)は、

⃗ω =− e

mµ

[

aµB⃗ +

η 2

( ⃗

β×_B

)]

(2.1.2)

となる。この場合g−2に関係する項とEDMに関係する項が直交するため、g−2とEDM

を分離して同時に測定することが可能になる。

EDMは崩壊陽電子の上下非対称度を用いて測定する。EDMが存在すると、図2.1に示

すのように磁場の方向とミューオンの運動方向の作る平面内でスピンが回転し、崩壊陽電

子の放出方向は上下で偏りが生じる。ここでω⃗_ηは式2.1.2で記述される⃗ωの内のEDM由

来の項である。上に飛んだ陽電子数をN_up、下に飛んだ陽電子数をN_downとし、上下非対

称度をA_{U D} =

Nup−Ndown

Nup+Ndown と定義すると、上下非対称度は時間とともに振動する。この振

~

!

η

運動の向き

~

B

+

u

+

w

~

β

ミューオン

図 2.1: EDM測定の概念図

実験はJ-PARC MLFのミューオン基礎物理ビームライン(H-Line)で行われる。図2.2

に実験の概要を示す[8]。Rapid-Cycling Synchrotron(RCS)から取り出された3 GeVの陽

子ビームを炭素標的に照射すると標的中でパイオンが生成し、パイオンの2体崩壊によっ

て100%偏極した約28 MeV/cの表面ミューオンが得られる。これをミューオニウム生成

標的で静止させ、熱エネルギー程度の、電子とミューオンの束縛系であるミューオニウム

を生成する。このミューオニウムを真空紫外レーザーを用いて電子を解離し、イオン化さ

せ、25 meV程度の極冷ミューオンビームを得る。これを線形加速器で300 MeVまで加

速することで、非常に指向性のよい(pT

p ∼ 10−

5₎

ビームを得る。ここでp_T はビームの進

行方向に対して垂直な運動量である。3 Tの磁場の蓄積リングにビームを入射し、蓄積し

て、崩壊で生成した陽電子を陽電子飛跡検出器で測定する。

2.2

陽電子飛跡検出器

陽電子飛跡検出器は図2.3に示すように3 Tの蓄積磁石内の半径333 mmのミューオン蓄

積領域内に設置される。検出器は3 Tの高磁場中で動作し、その磁場の一様性に与える影

響は小さくなくてはならない(<10 ppm)。また、電場が存在すると、歳差運動に対して直

接影響を与えるため、蓄積領域に電場を生じさせてはならない(<<10−

2

V/cm)。検出器

によって蓄積軌道上に蓄積されたミューオンは寿命6.6 µsで崩壊し、陽電子、電子ニュー

トリノ、反ミューオンニュートリノに崩壊する。ミューオンの運動量は300 MeV/cのた

め、サイクロトロン周期は7.4 nsで、異常歳差運動の周期は2.2 µsであるので、ミュー

オンが約300回軌道を周回する毎にミューオンのスピンは運動量の向きに対して1周回転

する。陽電子飛跡検出器ではこの周期を測定する。

I z ~ µ

G

G V

A

8 V x 8

P

~ V⇒ V

P

~

図 2.2: J-PARC g−2/EDM実験概要図[8]

期で入射される。この周期をビームスピルと呼び、1スピルあたりのミューオンの数は約

40000個である。検出器は蓄積磁石に蓄積後から寿命の5倍の時間(33 µs)内に崩壊した

ミューオン由来の陽電子を検出する。陽電子の瞬間レートは33µsの測定時間のうち、最

初で1600 MHz、終わりで11 MHzと2桁の違いがあり、レートの変化に対して検出器が

安定でなくてはならない。

陽電子飛跡検出器に対する要求をまとめると、

• ミューオンの崩壊陽電子の飛跡、時間測定

• _{3 T}の高磁場中で動作する

• ミューオン蓄積領域の磁場に与える影響が小さい(< 10 ppm)

• 電場を生じさせない (<<10−2 V/cm)

• 高い計数率耐性

• ₂桁の計数率変化に対して安定

Cryogenics

陽電子飛跡検出器 

2

9

0

0

 m

m

ミューオン蓄積軌道

鉄ヨ ーク

超伝導コ

イ

ル

蓄積領域の磁場： 

　B=3T 

   一様性1ppm＋弱収束磁場 

666 mm

図 2.3: ミューオン蓄積磁石および陽電子検出器概念図[8]

となる。これらの要求を満たす検出器として半導体検出器の一種であるシリコンストリッ

プ検出器を用いる。

シリコンは価電子数が4の元素であるが、リンなどの5価の元素を加えると共有結合に

加わらない電子(伝導電子)が生じる。このようなシリコンをn型シリコンと呼ぶ。逆に

ホウ素などの3価の元素を加えると共有結合に電子が足りなくなる。電子が欠損している

部分を正孔と呼び、このように正孔を持つシリコンをp型シリコンと呼ぶ。特に電子も

しくは正孔が過剰なシリコンをそれぞれ、n

+

型シリコン、p

+

型シリコンと呼ぶ。p型シ

リコンとn型シリコンを接合するとp型半導体の正孔とn型半導体の電子が互いに拡散

して結びつき、電流が流れる(拡散電流)。接合部付近では伝導電子および正孔の少ない領

域が生じ、これを空乏層と呼ぶ。pn接合のp型シリコン側に正電圧(順バイアス)を印可

すると拡散電流が増加する。逆にn型シリコン側に正電圧(逆バイアス)を印可すると空

乏層が広がる。空乏層が完全に広がった時の電圧を完全空乏化電圧と呼ぶ。逆バイアスを

印加している状態で、空乏層を荷電粒子が通過するとその飛跡に沿って電子正孔対が生じ

る。生成した電子と正孔を電極で収集することで、通過した荷電粒子を検出することがで

きる。図2.4(左)に本実験に用いるシリコンストリップ検出器の概念図を示す。図2.4(右)

に示すように48枚の検出器モジュールが等間隔で放射状に配置され、1枚のモジュール

は片面で12枚のシリコンストリップセンサーとその読み出し回路から構成される。検出

器の有感領域は動径方向に240 mm、軸方向に400 mmである。

本実験に用いるシリコンセンサーは図2.5に示すようなn型シリコンにストリップ状の

p型シリコンを接合し、p側だけを読み出す片面p-on-n型である。また、動径方向と軸方

向で異なる仕様のセンサーを用いる。センサーのストリップ間隔はシミュレーションに基

づき最適化された[9]。最適化後のシリコンストリップセンサーの仕様を図2.6に示す。

図2.7に示すように決定されたセンサーの仕様をもとに動径方向センサーおよび軸方向

センサーの2種類のテストセンサーが製作された。表3.1にテストセンサーの仕様および

図 2.4: 陽電子飛跡検出器(左)および検出器モジュール(右)概念図

Al電極

Al読み出し電極

p

型シリコン

n

型シリコン

SiO

2

絶縁層

7 外寸

7 有感領域

外寸

有感領域

読み出しストリップ (p‐side)  　間隔   188 um 

　幅         50 um  　長さ    102 mm  　本数　384  　

- - シリコンセンサー

厚さ u

-si はストリップを配置し い

AC結合容量 > F

バイアス抵抗　 MΩ

読み出しストリップ (p‐side)  　間隔   100 um 

　幅      27 um  　長さ      72 mm  　本数　1024 

動径方向センサー

軸方向センサー

図 2.6: シリコンストリップセンサー仕様

.

mm

.

mm

.

mm

.

mm

表 2.1: センサーの仕様および基礎特性

項目 動径方向センサー 軸方向センサー

厚さ 0.320 mm

ストリップ数 64

読み出しストリップ 純アルミニウム

読み出しストリップ厚さ 1.5 µm

ストリップ間隔 0.188 mm 0.100 mm

ストリップ長さ 102 mm 72 mm

ストリップ幅 0.050 mm 0.027 mm

ストリップ間容量 23.4 pF 15.9 pF

完全空乏化電圧 90 V 70 V

2.3

読み出し回路

本実験の読み出し回路の概要を図2.8に示す。J-PARCの25 Hzのパルスビーム構造に

同期して読み出しを行い、ビーム入射後33µsにわたって測定を行う。前段の回路でASD

(Amplifier-Shaper-Discriminator)のデジタル出力を5 nsのタイムスタンプ(200 MHz)で

1スピル分バッファメモリに格納し、後段読み出しでスピル毎にデータを吸い上げる。ま

た、タイムスタンプの安定度が非常に重要となるため、クロックは遠隔校正機能付きルビ

ジウム原子時計を用いる。先に述べた陽電子飛跡検出器への要求により、最前段の回路に

はASIC (Application Specific Integrated Circuit)と呼ばれる特定の目的に特化した集積

回路を用いる。

2.3.1

CMOS

本実験に用いるASICはCMOSと呼ばれるゲート構造を用いている。ゲートを金属、絶縁

体を酸化物、チャンネルを半導体で構成した電界効果トランジスタ(Field Effect Transistor

: FET)をMOSFET (Metal-Oxide-Semiconductor FET)と呼び、キャリアが電子の場合

n-channel MOSFET(NMOS、図2.9)、正孔の場合p-channel MOSFET(PMOS、図2.10)

と呼ぶ。MOSFETは、ゲートソース間電圧V_GSによって出力電流I_Dを制御する素子で

ある。半導体の製造工程をプロセスと呼び、プロセスのサイズを議論する場合、図2.9中

に示すゲート長Lの可能な最小値をさしている。ソースは多くの場合は、電源の負極で

あり、固定電位なのでソースに対するゲートやドレインの電位差を議論する。ゲート電圧

がスレッショルド電圧V_T(通常約0.7 V)を超えると増幅器として動作する強反転領域とな

る。増幅率は

gm =

W

Lµ0COX(VGS−VT) (2.3.3)

で書ける。ここでµ₀はキャリアの移動度、C_OXは酸化膜の単位面積あたりの容量である。

図 2.8: 読み出し回路概要図[2]

ため、通常は両方を組み合わせて相補的に用いる。そのためLSI(Large Scale Integration)

は同一チップにNMOSとPMOSの両方を搭載できるよう、図2.11に示すようなwellと

いう構造を持たせている。このようにNMOSとPMOSを相補的に用いたMOSFETを

CMOS(complementary MOSFET)と呼ぶ。

2.3.2

読み出し

ASIC

読み出しASICは1チップあたり128チャンネルで、ASD、TDC、スピルバッファーか

らなる。図2.12にASICの概念図を要求とともに示す。図2.12中にアナログ部として示

してある、前段のASDはプリアンプ、シェーパー、そして1チャンネル毎のスレッショル

ドを詳細に決めるDACをもつコンパレータからなる。ASDでデジタル化された信号は後

段のTDCとスピルバッファーからなるASICのデジタル部に送られる。デジタル部では

外部から与えられた200 MHzのクロックから100 MHzの2相クロックを生成し、シグナ

ルの処理を遅らせることができる。書き込み開始信号に応じて信号のレベルを100 MHz

のクロックでラッチする。従って、10 nsのタイムスタンプで2つのメモリーブロックに

書き込まれる。読み出しASICの開発の第一段階として、アナログ部とデジタル部を別々

-> e - e e e e - e e ->

n

+

n

+

Gate

etal

p-substrate

基板

Source

rain

Oxide

hannel

S

o

ur

ce

r

a

i

n

W

G

a

t

e

図 2.9: NMOS概念図

-> h + h + h + h + h + h + ->

p

+

p

+

Gate

etal

n-substrate

基板

Source

rain

Oxide

hannel

S

o

ur

ce

r

a

i

n

W

G

a

t

e

図 2.10: PMOS概念図

2.3.3

アナログ部試作機

2012年、アナログ部の読み出しASIC最初の試作機として16チャンネルのSlitAが開発

された。図2.13左図にSlitAの写真を示す。写真中のSlitAは基板に半田付けしやすいよ

うパッケージ化されており、中央にあるのがASICのチップである。プロセスにはUMC

CMOS 0.25µmが用いられた。このASICは内部レジスタをもち、外部から信号を与える

ことにより、いくつかの機能をコントロールすることができる。デジタルコントロールで

はストローブ信号(CLB)、1チャンネルあたり8ビットのシリアルデータ(SDI)、クロッ

ク(CLK)の3つの信号を入力し、CLBがLowの後、入力されたSDIをCLKの立ち上が

りでサンプルし、ラッチする。表2.2にそれぞれのビットの役割を示す。また、図2.13に

示すように同時に評価用基板も製作され、この基板を用いて評価が行われた[11]。表2.3

にアナログ部に対する要求と合わせて評価結果を示す。最小電離粒子(MIP)がシリコン

中で落とすエネルギーは1.664 MeV/g/cm2であり[10]、シリコンの密度は2.329 g/cm3で

-> e

-

e

e

e

e

-

e

e

->

n

+

n

+

Gate

Metal

p-substrate

基板

Source Drain

-> h

+

h

+

h

+

h

+

h

+

h

+

->

p

+

p

+

Gate

Metal

Source Drain

n-well

図 2.11: CMOS概念図

DAC プ ンプ

ー ー

コン ータ TDC

ッ

FPGA

40 μs データ

ゼ データサプ

ナ

部

デ

タ

部

~ 100 ns

good S/N

タイ ォー < 5 ns

5 ns タイ タンプ

図 2.12: 読み出しASIC

が落とすエネルギーは124 keVである。このうち30 %がシリコンに吸収され熱に変わる

ので残りの70 %が電子正孔対の生成に使われる。シリコン中で電子正孔対の生成に必要

なエネルギーは3.62 eVであるからMIPが生成する電子正孔対は24000である。信号雑

音比の要求は信号と雑音が十分分離可能な15以上として与えられている。MIPが生成す

る電子正孔対が約24000であることと、信号雑音比15以上という要求から等価雑音電荷

の要求は1600 e以下と決まる。またパルス幅については、本実験のシリコンストリップ

センサーの計数率が1.2 MHz/stripであることから、この計数率で十分にデータ取得でき

るよう100 ns以下という要求が与えられている。タイムウォークは入力電荷に対する時

間測定の安定性で、詳しい定義は後述する。5 nsのタイムスタンプで時間測定を行うた

め、タイムウォークに対しては5 ns以下という要求が与えられている。あらかじめ回路

シミュレーションを行い、要求を満たすことが確認されていたが、実機ではパルス幅がシ

ミュレーションよりも大きくなり、要求を満たせていなかった。

この結果を受け、2つめの試作機であるSlitA2013が開発された。図2.14左図にその写

真を示す。パルス幅を小さくするために、SlitAよりも速い回路になるよう、より小さい

プロセスであるSilterra CMOS 0.18 µmを用いて製作した。SlitAと同様に外部の信号に

よって8 bitデジタルコントロールを行う。SlitA2013の電源電圧は± 0.9 Vである。ま

た、図2.14右図に示すようにSlitAのときと同様に評価基板を作成した。評価基板の回路

図 2.13: SlitA(左)とSlitA評価用ボード(右)

表 2.2: ビット制御

データ入力時間 内部制御ビット 説明

first TEST テストパルス入力

2nd AMON アナログモニター出力

3rd COMPENB コンパレータ制御

4th GBOFF ゲインブーストオフ

5th D0 DAC LSB

6th D1 DAC 2nd bit

7th D2 DAC 3rd bit

last D3 DAC MSB

表 2.3: アナログ部に対する性能の要求値とSlitAの評価結果[11]

Parameter Requirement Measurement

Gain > 19 mV/fC 40 mV/fC

ENC <1600 e 1500 e

S/N 15 15

Dynamic Range > 18 fC > 18 fC

Pulse Width <100 ns 130 ns

Time Walk << 5 ns

ASIC内でのチャンネルと評価基板内でのチャンネル番号の対応関係を2.4に示す。図2.14

右図中ではアナログ入力部の右端がチャンネル１である。評価基板には±0.9 V、+2.5 V、

GNDの3つの電源が与えられているが、+ 2.5 Vの電源はコンパレータに入る前のアナ

ログ信号を外部に出力するためのアンプのみに用いられる。図2.14右図の左上のLEMO

コネクタからテスト用の矩形波をASICに入力できるようになっており、右のLEMOコ

ネクタからコンパレータに入る前のアナログ波形が出力される。これらを使用するかどう

かは前述のデジタルコントロールによって制御する(図2.2テストパルス入力とアナログ

モニター出力)。また図2.14右図のデジタル出力部の上部にピンホールがあり、そこから

ch1、ch2、ch3、ch4、ch5、ch9、ch12、ch16、ch21、ch24、ch29、ch32のデジタル出力が

確認できるようになっている。基板の右上に4つ付いた可変抵抗は上からそれぞれ、プリ

アンプ帰還抵抗、ポールゼロキャンセル·シェーパーバイアス、オフセット調整電圧、ス

レッショルド参照電圧の調整用で、主にこれらの抵抗を調整して信号の調整を行う。

パル 入力

アナログ入力部 (センサー接続部)

タル出力部 パル 入力

アナログ出力

タルコン ロール用ピン 可変抵抗

SlitA2013

mm

mm 5 mm

5 mm

表 2.4: ASIC内のチャンネルと評価基板内でのチャンネルの対応関係

評価基板内でのチャンネル番号 ASIC内でのチャンネル番号

1 1

2 2

3 3

4 4

5 5

6 13

7 14

8 15

9 16

10 17

11 18

12 19

13 29

14 30

15 31

16 32

17 33

18 34

19 35

20 36

21 46

22 47

23 48

24 49

25 50

26 51

27 52

28 60

29 61

30 62

31 63

第

3

章

アナログ部試作機の性能評価

読み出しASICのアナログ部は前章で示した要求値が与えられている。読み出しASIC

の2つめの試作機として製作したSlitA2013の性能評価を評価用基板を用いて行った。ま

た、シリコンストリップセンサーと接続し、レーザーを用いて性能評価を行った。

3.1

ASIC

単体での評価

前章で述べた評価基板を用いてゲイン、等価雑音電荷、パルス幅、タイムウォークにつ

いてASIC単体での性能の評価を行った。また、DAC機能の動作確認を行った。

3.1.1

セットアップ

評価時のセットアップを図3.1に示す。ファンクションジェネレータを用いて周波数50

kHz、幅5µsの矩形波をASICに入力した。入力した矩形波は1 pFの容量を通ることで電

荷に変換される。SlitA2013からの出力はデザインでは約100 nsのパルス幅を持つため、

矩形波の幅、周波数はそれを考慮し設定した。信号の発振を防ぐため、評価用基板のセ

ンサー接続部に15 pFの容量をとりつけた。また、デジタルコントロールには図3.2に示

すようにマイクロコントローラ ATmega88PA (Atmel Corporation)を用いた。図3.2左

図中のピンヘッダにつないだピンはAVRライターを通してPCとマイコンのやり取りを

するために割当てられたピンである。PCからASICの設定をマイクロコントローラに書

き込み、スイッチを押すとそれに応じた信号(CLB,SDI,CLK)がASICに送られようにし

た。マイクロコントローラからASICに送られる実際の信号を図3.3に示す。デジタルコ

ントロールによりSlitA2013からの出力信号をコンパレータに入る前のアナログ信号かコ

ンパレータを通過した後のデジタル信号かを選択し、オシロスコープを用いて測定した。

ノイズの測定時はオシロスコープで取得した信号をPCへ送り、波形データを取得した。

可変抵抗によって調整するVpre、Ipzcsh、Voff、Vrefの電圧の値は表3.1に示す値に設

定した。Vpre、Ipzschの値は全チャンネルが等価雑音電荷について要求を満たすように

設定した。Voffは以下で示す全チャンネルのオフセットの中心値になるようにとった。

3.1.2

ゲイン、ダイナミックレンジ

入力する電荷を3 fCから30 fCの範囲で変えながらSlitA2013からのアナログ出力の

波高を測定した。図3.4は3 fC相当を入力したときのSlitA2013のアナログモニターから

A

a

C 


a a a

Oscilloscope

PC

LAN

a a : . : 5 z


W : 5 μ

micon

図 3.1: ASIC評価時のセットアップ

I

A a PA

I

I

V

V

+ V

+ V

V

MISO  VCC 

SCK 

MOSI  RESET 

GND

+ V

V

V

+ V

AV

P a

w

S I

図 3.3: マイクロコントローラからASICに出力されるデジタルコントロールのための信

号

表 3.1: バイアス値の設定

パラメータ 値

Vpre 0 mV

Ipzcsh 875 mV

Voff −_{80 mV}

Vref −_{40 mV}

測定結果を示す。ゲインは図3.5のように横軸を入力電荷、縦軸を出力電圧でプロットし

たときの傾きで定義され、取得したデータを直線でフィットした結果27.3 ±0.1 mV/fCで

あった。入力電荷と出力電圧が線形な関係を保っている領域をダイナミックレンジ呼ぶ。

フィットした直線から測定点が3%以内にあるのは入力電荷が3 fCから21 fCの領域で

あった。ゲインに対する要求は> 19 mV/fC、ダイナミックレンジに対する要求は18 fC

であったので、これらはどちらも要求を満たしている。

同様の測定をチャンネルの個性をみるために他のチャンネルについて、チップ間の個

性をみるために別のチップについても同様の測定を行った。先にch1の測定を行っている

チップをチップ1、もう一方をチップ2とする。図3.6はすべてのチャンネルのゲインの

ヒストグラムである。ゲインが最も低いものでチップ2のch29の24.2±0.2 mV/fC、最も

高いものでチップ2のch11の32.0±0.3 mV/fCであった。すべてのチャンネルについて

ゲインの要求を満たしていた。

3.1.3

等価雑音電荷

SlitA2013の等価雑音電荷を見積もるため、入力には何も入れず、アナログモニターの

出力の波形データをチップ1のch1について取得した。2章で説明したテストセンサーの

容量が16 pFと23 pFであったため、その周辺の容量として、評価用基板のセンサー接

続部に取り付ける容量を5.5 pF、15.5 pF、33.7 pF、47.3 pFと変えながら測定を行った。

SlitA

からの出力

テストパルス入力

8

ns

mV

図 3.4: 3 fC相当の電荷入力時のSlitA2013のアナログ出力の様子

Input charge [fC]

5 10 15 20 25 30

si

g

n

a

l

a

mp

lit

u

d

e

[

mV]

100 200 300 400 500 600

700 _χ2 _{/ ndf 58.78 / 5}

p0 -10.54 ± 1.69 p1 27.27 ± 0.126

/ ndf

2

χ 58.78 / 5

p0 -10.54 ± 1.69 p1 27.27 ± 0.126

gain

name

Entries 62

Mean 26.46

RMS 1.518

gain [mV/fC]

22 24 26 28 30 32 34

0 5 10 15 20

25 _name

Entries 62

Mean 26.46

RMS 1.518

gain

図 3.6: SlitA2013のゲインのばらつき

込んだもので、ガウス関数でフィッティングを行った。

波高分布をガウス関数でフィットしたときの標準偏差σ、ゲインA、素電荷eをもちい

て等価雑音電荷(ENC)は、

ENC =σ [mV]/A [mV/fC]/e[fC] (3.1.1)

と表される。測定で得られたσとゲイン(27.3 ±0.1 mV/fC)をもちいてENCを計算する

と図3.8が得られる。横軸が検出器容量、縦軸がENCである。つまり、このチャンネル

のENCは

ENC = 19.4(±_0.2)×_{Cdet+ 445(}±_{4) (3.1.2)}

と書ける。ここでC_detは検出器容量である。製作された動径方向センサー、軸方向センサー

のテストセンサーの容量はそれぞれ、23 pFと16 pFであった。この値を式(3.1.2)に代入

すると、動径方向センサー、軸方向センサーそれぞれの検出器容量に対して、ENC=889±6

e、755±5 eが得られる。これはどちらに対しても1600 e以下というENCに対しても要

求を満たしている。

チップ１の他のチャンネルについても同様に波高分布のσを測定し、そこからENCを

算出し、3.1.2と同様の式を得た。図3.9はすべてのチャンネルについて動径方向センサー

の検出器容量(23 pF)と軸方向センサーの検出器容量(16 pF)それぞれの場合について先

に求めた式を用いてENCを算出した結果である。すべてのチャンネルについて要求を満

noise

Entries 50000

Mean -0.7586

RMS 2.427

/ ndf 2

χ 106.6 / 15

Constant 1.022e+04 ± 5.695e+01

Mean -0.6008 ± 0.0109

Sigma 2.435 ± 0.008

[mV]

-40 -30 -20 -10 0 10 20 30 40

0 2000 4000 6000 8000 10000 noise

Entries 50000

Mean -0.7586

RMS 2.427

/ ndf 2

χ 106.6 / 15

Constant 1.022e+04 ± 5.695e+01

Mean -0.6008 ± 0.0109

Sigma 2.435 ± 0.008

noise 5 pF

noise Entries 10000 Mean -0.3455 RMS 3.135

/ ndf 2

χ 134.6 / 19 Constant 1615 ± 20.9 Mean -0.2267 ± 0.0309 Sigma 3.046 ± 0.025

[mV]

-40 -30 -20 -10 0 10 20 30 40

0 200 400 600 800 1000 1200 1400 1600 1800 noise

Entries 10000 Mean -0.3455 RMS 3.135

/ ndf 2

χ 134.6 / 19 Constant 1615 ± 20.9 Mean -0.2267 ± 0.0309 Sigma 3.046 ± 0.025 noise 15pF

noise Entries 10000 Mean -1.855 RMS 5.241

/ ndf

2

χ 112.9 / 27 Constant 953.9 ± 11.7 Mean -1.752 ± 0.053 Sigma 5.17 ± 0.04

[mV]

-40 -30 -20 -10 0 10 20 30 40

0 200 400 600 800 1000 noise Entries 10000 Mean -1.855 RMS 5.241

/ ndf

2

χ 112.9 / 27 Constant 953.9 ± 11.7 Mean -1.752 ± 0.053 Sigma 5.17 ± 0.04

noise 33 pF

noise Entries 10000 Mean -0.9755

RMS 6.103

/ ndf

2

χ 245.4 / 31

Constant 838.7 ± 10.5 Mean -0.9429 ± 0.0618 Sigma 5.806 ± 0.043

[mV]

-40 -30 -20 -10 0 10 20 30 40

0 200 400 600 800 1000 noise Entries 10000 Mean -0.9755

RMS 6.103

/ ndf

2

χ 245.4 / 31

Constant 838.7 ± 10.5 Mean -0.9429 ± 0.0618 Sigma 5.806 ± 0.043 noise 47 pF

図 3.7: SlitA2013のch1のベースラインのふらつき。それぞれ検出器容量が5.5 pF(左上)、

15.5 pF(右上)、33.7 pF(左下)、47.3 pF(右下)のときの測定結果である。

Cdet [pF]

10 20 30 40 50

EN C [ e le ct ro n s] 500 600 700 800 900 1000 1100 1200 1300 1400 / ndf 2

χ 123.4 / 2 p0 444.7 ± 3.822 p1 19.36 ± 0.2438

/ ndf

2

χ 123.4 / 2 p0 444.7 ± 3.822 p1 19.36 ± 0.2438 ENC

ENC [electrons]

6000 800 1000 1200 1400 1600 1800

2 4 6 8 10 12 14

16pF

23pF

ENC all channels

図 3.9: すべてのチャンネルについてのENC

3.1.4

パルス幅

デジタル信号についても評価を行った。このとき検出器容量として15 pFの静電容量を

アナログ入力部に接続した。スレッショルドは等価雑音電荷測定時にガウス関数でフィッ

トを行ったときのσの5倍(ベースラインから+ 22.65 mV)に設定した。図3.10は3.6 fC

に相当するのテストパルスを入力したときのSlitA2013からのデジタル出力の様子である。

このときパルス幅は79.8 ±1.9 nsであった。前試作機では満たしていなかったパルス幅も

SlitA2013では100 ns以下の要求を満たせている。

図3.11は1.8 fCから18 fCの範囲で入力電荷を変えていったときのパルス幅の変化で

ある。縦軸の誤差はノイズによるジッターを考慮してある。パルス幅100 ns以下の要求

を満たすのは入力電荷が約6 fC以下のときであることが分かる。要求は3.6 fCの入力に

対して与えられているため、パルス幅は十分余裕を持って要求を満たしている。

3.1.5

タイムウォーク

ASICに信号(電荷)が入ってくるタイミングが同じでも、その大きさによってスレッショ

ルドをこえるタイミングがずれてしまう。このとき図3.12中に示す時間差をタイムウォー

クと定義する。本実験では、波形データを取得せず、時間情報のみを取得するので、入力

電荷の大きさによる時間の補正ができない。そこで、5 nsのタイムスタンプで時間の測定

を行うことから、このタイムウォークは5 ns以内である必要がある。

入力電荷の大きさを変えながら、テストパルスを入れてから、SlitA2013からデジタル

ns

SlitA からの出力

テストパルス入力

図 3.10: 3.6 fC相当のテストパルス入力時のSlitA2013からの出力

input charge [fC]

2 4 6 8 10 12 14 16 18

p

u

lse

w

id

th

[

n

s]

40 60 80 100 120 140 160 180

pulse width

ス ッショ ド

この時間差をタイムウォークと定義

図 3.12: タイムウォークの定義

矩形波の立ち上がり時間はその大きさに依存する。そのためトリガーとしてこのテストパ

ルスそのものを用いてしまうと、この立ち上がり時間の差が測定に影響をおよぼすので、

ファンクションジェネレータから矩形波と同期して出力される信号をトリガーに用い、そ

の信号を時間の基準とした。図3.13に測定結果を示す。

input charge [fC]

2 4 6 8 10 12 14 16 18

ti

me

d

if

fe

re

n

c

e

s

[n

s]

40 45 50 55 60 65

timewalk

図 3.13: 入力電荷を変えていったときのデジタル出力の時間の変化

0.5 MIP (1.8 fC)入力時と1 MIP(3.6 fC)入力時の時間差が7 nsある。2本のストリッ

プの間に陽電子のヒットがあり、その落とす電荷が0.5 MIPずつに分割された場合に目標

の精度で時間測定がおこなえないことを意味している。明らかに要求を満たせておらず、

3.1.6

DAC

DACは各チャンネルのスレッショルドをより詳細に決める役割を果たす。図3.14はそ

の説明の概略図である。まず、全チャンネルのスレッショルドの参照用電圧として外部か

ら電圧(Vref)を与える。SlitA2013の評価基板では3.14に示すように抵抗分割によって

Vrefの値を決めるようになっていて、可変抵抗を用いてこの値を調整する。DAC内部に

は6つの電流源がある。絶対値が最小のものが流す電流を±I_DAC とすると他はそれぞれ

±_2IDAC、±_4IDAC の電流源となっている。デジタルコントロールではDACに4 bit割り

当てられているが、それによってどの電流源から電流を流すか(3 bit)、どちらの向きに流

すか(1bit)を決定する。それぞれのチャンネルに2つのDACがついており、これらは完

全に反対の動作をする。これら2つのDAC間には5 kΩの抵抗がついており、DAC間で

電流をやり取りすることにより、スレッショルドの電圧を調整することができる。また、

IDAC は外部から与えるバイアスによって調整可能である。

cm arat r A

A

kΩ

VR

Ω

Ω + 900 mV

− 900 mV I

A の電流源2I

A の電流源I

A の電流源

−I A

の電流源−2I A

の電流源−I A

の電流源

図 3.14: DACによるスレッショルドの決定方法の概略図

まずは、DAC 1 bitあたり何mVのスレッショルドを変化させるか(つまりI_DACの値)

を決定するために評価用基板に接続されている32チャンネルすべてについてオフセット

を測定した。表3.2に結果を示す。最大で約150 mVオフセットの差がある。そこでDAC

1 bitあたり10.3 mVでスレッショルドが調整できるようにしたこれによってスレッショ

ルドを−112.1 mVから32.1 mVの間に設定できる。

つづいて、DACが正常に動作しているかの確認をch1をもちいて行った。このときで

きるだけDAC以外の不定性を除くためVoffは比較的安定な0 mV (GND)に設定し、5 fC

の電荷を入力した。まずは、アナログ出力で波高を確認し、波形の中心付近にスレッショ

ルドがくるように参照用電圧(Vref)を調整した。その調整の様子を図3.15に示す。この

ときベースラインが-36.8 mV、波高が98 mVであったので、Vrefを中心付近の7 mVに

設定した。

DACの値を変更しながらデジタルの出力を確認した。表3.3に結果を示す。デジタル

信号が確認できたときにはパルス幅を、信号がスレッショルドを越えていない場合はH、

表 3.2: オフセットの測定値

ch オフセット [mV] ch オフセット [mV]

1 −_{58.7 17} −_88.8

2 −_{97.6 18} −_139.1

3 −_{98.9 19} −_116.9

4 −_{58.6 20} −_95.5

5 14.2 21 −_52.5

6 −_{111.2 22} −_76.6

7 −_{34.3 23} −_81.8

8 −_{99.3 24} −_55.8

9 −_{121.6 25} −_10.5

10 −_{91.5 26} −_44.4

11 −_{111.8 27} −_147.0

12 −_{82.0 28} −_80.3

13 −_{58.4 29} −_142.0

14 −_{58.7 30} −_83.6

15 −_{102.0 31} −_83.3

16 −_{46.6 32} −_118.8

0 V

e e v

e V

VR V

A を変化させながら


デジタルの出力をみる

合がこれに相当する)はLと表示した。DACの先頭のbitは符号に相当し、1のときはス

レッショルドは参照用電圧から上向きに変化し、0のとき下向きに変化する。

先頭ビットを1にしている場合の結果をみると、DAC値に応じてスレッショルドが上

がっているのが確認できる。デジタル信号が出なくなった所から推定される波高は85 mV

から95 mVで、最大で10 mVずれている。これは5 bit変化させたときなので、DACは

予想値よりも最大で1 bitあたり2 mV程度大きくなっているようである。先頭ビットが

0の場合は、デジタル信号が確認できるはずのDAC値の場合でも信号が見えず、DACが

正常に動作していない。

表 3.3: DACの動作確認テストの結果

DAC bit 予想されるスレッショルド [mV] デジタル信号

1111 79.0 H

1110 68.7 H

1101 58.4 H

1100 48.1 14 ns

1011 37.8 22 ns

1010 27.6 30 ns

1001 17.3 39 ns

1000 7.0 48 ns

0000 7.0 48 ns

0001 -3.3 L

0010 -13.6 L

0011 -23.8 L

0100 -33.1 L

0101 -434.4 L

0110 -53.7 L

0111 -64.0 L

上の結果の原因を調べるため、Vrefの値とDACの値は固定したままにして、入力する

テストパルスの大きさを変化させることで、そのときのスレッショルドの位置を調べた。

先ほどの結果から、先頭ビットを0にした場合はスレッショルドがベースラインを大きく

下回っている可能性があるため、逆極性の信号で評価を行った。Vrefは-1.7 mVに設定し

た。入力するテストパルスの大きさを変えながらSlitA2013からのデジタル信号を確認し

た。デジタル信号が見えなくなったとき、そのときのアナログ信号の波高を測定し、その

値をそのときのスレッショルドとした。

図3.16にこの測定によって見積もったスレッショルドの値を示す。DACの先頭ビット

が1か0かでスレッショルドの変化の割合が異なっていた。この理由については5章の考

DAC

-8 -6 -4 -2 0 2 4 6 8

Vt

h

[

mV]

-600 -500 -400 -300 -200 -100 0 100

Vth vs DAC

図 3.16: DAC値を変えたときのスレッショルドの変化

3.2

センサー接続試験

センサー接続時のASICの性能を評価するためにSlitA2013とテストセンサーを接続し、

試験を行った。最小電離粒子が落とすエネルギーを再現する強度のレーザーを照射した。

3.2.1

セットアップ

まず、レーザーの強度の較正をおこなった。前述の通りMIPがシリコン中で生成する電

子正孔対の数は24000である。測定には波長 1060 nmのPicoQuant社製のピコ秒パルス

ダイオードレーザーLDH-P-1060を用いた。波長1060 nmのレーザーの光子1個あたりの

エネルギーは1.170 eVである。入射する光子のエネルギーが電子正孔対生成に必要なエ

ネルギーよりも低い場合、生成される電子正孔対の数は吸収された光子数に相当する。波

長1060 nmの光に対するシリコンの吸収係数は1.11 mm−1であるから、必要なレーザー

の強度は

I = 2400×1.170

1−_e0.32/1.11

= 94000 [eV] (3.2.3)

となる。

フォトダイオード(OPHIR社PD200)を用いてレーザーの強度の較正を行った。図3.17

力は

94 [keV]×_{2 [MHz] = 1.6}×₁₀−19_×94×103_×2×106

= 30 [nW]

となり、この値になるようにフォトダイオードで確認しながら、レーザーをアテネータを

用いて較正した。

R D200の計器

ダイ ー R D200

コ秒パ スダイ ー ーザー

図 3.17: レーザーの強度較正の様子

図3.18にレーザーを用いた試験のセットアップの概略を示す。SlitA2013と接続したシ

リコンストリップセンサーを可動式のステージをもつ暗箱内に設置した。SlitA2013からの

出力はLEMOケーブルで読み出し、オシロスコープで確認した。トリガーはレーザーに同

期したパルスを用いた。動径方向センサー、軸方向センサーのそれぞれに対しKEITHLEY

2611Aを用いて120 Vのバイアスをかけ、そのとき流れているもれ電流はそれぞれ、0.247

µAと92.6 nAであった。測定時の実験室の室温は24.3度であった。

3.2.2

測定と結果

まず、ノイズを測定した。測定にはch15を用いた。図3.19に示すように動径方向セン

サー、軸方向センサーそれぞれに対してオシロスコープのヒストグラム機能を用いて波高

分布を得た。そのときのσはそれぞれ4.3 mVと4 mVであった。このとき以前求めたゲ

インからENCを見積もると、それぞれ1100 eと980 eであった。これらはどちらも要求

を満たしている。

MIP相当の電子正孔対を生成するレーザーをシリコンストリップセンサーの表から照

射し、センサーがのっているステージを図3.18中のx軸方向に動かしながら、SlitA2013

からの出力の波高を測定した。図3.20はそれぞれ軸方向センサー接続時(左)と動径方向

センサー接続時(右)のSlitA2013からの信号の波高が最大になった時の様子である。

実測データを理解するため、モンテカルロシミュレーションをおこなった。ストリップ

中央にあるアルミニウムの読み出し電極によるレーザーの吸収、反射の効果(100%)も考

慮した。また、シミュレーション内ではASIC単体で評価を行ったときのゲイン(25.5±0.3

mm mm x

y

R sensor

SlitA2013

暗箱

可動式 テー マイ メータで 


x、y方向に移動可能 mm 刻み

コン ト ップセン ー 


+ SlitA

ー ー ico uant社 LDH

•  中心波長領域 nm

•  光子 個あたりのエネ ー eV

mm

mV

mV

SlitA からの出力 ch 5 SlitA からの出力 ch 5

ーザーと同期したパ ス ーザーと同期したパ ス

図 3.20: レーザーを照射したときの軸方向センサー接続時(上図)と動径方向センサー接

続時(下図)のSlitA2013からの信号

ションの結果とあわせて図3.21に示す。ピークの高さは実験とシミュレーションでよく

合っており、これはセンサーと接続した場合にもASICは単体の場合と同じだけのゲイン

を持つということである。

x [mm]

6.4 6.45 6.5 6.55 6.6 6.65 6.7 6.75 6.8

o

u

tp

u

t

[mV]

-10 0 10 20 30 40 50 60 70 80

measured

simulation laser test

x [mm] 6 6.1 6.2 6.3 6.4 6.5 6.6 6.7

o

u

tp

u

t

[mV]

0 20 40 60 80 100

measured

simulation laser test

図 3.21: ストリップに垂直な方向にレーザーを移動させたときの波高の変化。軸方向セン