謝辞
本研究を行うにあたり、大変多くの方々にお世話になりました。この場をお借りして厚 く御礼申し上げます。
川越清以教授には学部時代からゼミなどで実験の基本的なことを数多くご指導いただき ました。ミーティングなどではご自身の経験を踏まえた非常に深みのあるコメントをいた だきました。また、様々な研究会、実験に参加させていただく等、大変貴重な経験をさせ ていただきました。主指導教員の東城順治准教授には、本研究テーマを提案していただい たことをはじめ、大変お世話になりました。研究内容だけでなく、研究者としてのあり方 等についても丁寧に指導していただきました。また、本論文の執筆に際しましても細かい ところまで目を通していただき、多くのアドバイスをいただきました。吉岡瑞樹准教授に はビーテスト実験時には解析方法を直接指導いただき、また、気まぐれな私の様々な相談 に乗っていただきました。織田勧助教には解析手法に関して多くのアドバイスをいただき ました。音野瑛俊助教、末原大幹助教、須藤裕司特任助教、山口博史博士研究員にも様々 な点でアドバイスをいただきました。上野翔氏、大石航氏、松本悟氏、宮崎陽平氏には研 究室の先輩として模範を示していただきました。g-2/EDMグループには研究室の先輩が いないため研究が行き詰まることも多々ありましたが、大石氏には幅広い知識から幾度と なく助言をいただき助けていただきました。また同輩にも恵まれ、古浦新司氏はASICの 評価をともに行い、手先の器用な古浦氏に助けられたことが多々ありました。古浦氏の魅 力的なプレゼンテーションは見習う点が多くあり、大変参考になりました。富田龍彦氏の 研究における広い視野には非常に刺激を受けました。中居勇樹氏の研究に対する実直な 姿勢には日々驚かされ、また物理に関して多くの議論を交わすことができました。中居節 ともいえる言動にも日々驚かされ、大いに楽しませていただきました。田中元気氏はかけ がえのない友人として研究の息抜きにつきあっていただき、彼のおかげで日々の研究に打 ち込むことができました。研究室の後輩の角直幸氏、住田寛樹氏、高田秀佐氏、田中聡一 氏、長澤翼氏、長島寛征氏、平井寛人氏、藤山翔乃氏、Mathieu Darnajou氏の熱心に研 究に取り組む姿勢には良い影響を受けることができました。また、先端素粒子物理研究セ ンターの重松さおりさんをはじめ物理事務の方々には研究に集中できる環境を整えていた だきました。
高エネルギー加速器研究機構(KEK)他、九大外の研究機関の方にも大変お世話になり ました。KEKの齊藤直人教授、三部勉准教授には本研究をASICに関して完全に素人の私 に任せていただいたことを、改めて感謝申し上げます。三部准教授にはビームテスト実験 をはじめ、KEK出張の際には直接の指導をいただき大変お世話になりました。KEKの上 野一樹助教には本研究を開始し、何をすれば良いのかも分からない状態のときから付きっ きりで指導していただきました。また、学会のスライド作製のときなども非常に多くのコ メントをいただき大変お世話になりました。大谷将士博士研究員はKEKで楽しみながら
研究を行う上でかけがえのない存在でした。西村昇一郎氏にはシリコンストリップセン サーの扱い方、解析手法等、多くの点で助言をいただきました。田中真伸教授にはASIC に関して全く知識を持っておらず仕事の進みも遅かった私を辛抱強く指導していただき ました。内田智久准教授には回路作製、マイコンの使い方、SliTA2014開発時など、何度 も相談に乗っていただき、研究の支えとなって頂きました。池野正弘氏には基板作製の際 に多くのアドバイスをいただき、またASICチップの半田付け作業を手伝っていただきま した。島崎氏には回路シミュレーションのツールの使い方を指導していただきました。庄 子氏にはASICのシミュレーションをはじめとして多くのアドバイスをいただきました。
佐々木修教授にはミーティングで非常に有用なアドバイスをいただきました。JAXAの池 田博一教授にはSliTA2014開発時に評価方法について行き詰まっている際に助言をいただ きました。その他本当に多くの方々のお世話になりました。皆様のお陰でこれまで研究を 進めることができました。改めて感謝申し上げます。
最後にこれまで大変お世話になった家族と友人に感謝致します。
参考文献
[1] C.D. Anderson, S. H. Neddermeyer, Phys. Rev. 50 (1936) 263
[2] N. Saitoet al.,Conceptual Design Report for the Measurement of the Muon Anoma-lous Magnetic Moment g−2 and Electric Dipole Moment at J-PARC, KEK, 2011.
[3] G.W. Bennett et al., Muon (g-2) Collaboration, Phys. Rev. D 73 (2006) 072003 [4] Fred Jegerlehner, Andreas Nyffeler, Phys. Rept. 477 (2009) 1-110
[5] J. Bailey et al. [CERN-Mainz-Daresbury Collaboration], Nucl. Phys. B150 (1979) 1 [6] L H Thomas,Phil. Mag.,Series 7, vol.3, #13 (1927); V Bargmann, V Telegdi, Phys.
Rev. Lett. 2, 435 (1959)
[7] http://www.g-2.bnl.gov/pictures/g2magnet2.jpg
[8] 三部勉, g-2/EDM実験で用いる計測システム開発,計測システム研究会@J-PARC,
2014.
[9] 西村 昇一郎, J-PARCでのミューオン g−2/EDM精密測定実験に用いるシリコンス トリップセンサーの仕様と測定精度の研究. Master’s thesis, 東京大学大学院理学系研 究科物理学専攻, 2013.
[10] K.A. Olive et al. (Particle Data Group), Chin. Phys. C, 38, 090001 (2014).
[11] K. Ueno, M. Tanaka, T. Uchida, M. Ikeno, Fast Readout ASIC for Si-Strip Detector in the J-PARC Muon g-2/EDM Experiment and Other Related Applications IEEE Nucl Sci. Symp. Conf. Rec. 2013.
[12] T. Mibe Development of Slilicon-Strip detector for the muong−2/EDM experiment at J-PARC, 2014A0229.
[13] ミューオン2次ビームライン配置図http://j-parc.jp/researcher/MatLife/ja/instrumentation/ms.html [14] V1742/Digitizers — CAEN http://www.caen.it/csite/CaenProd.jsp?parent=11&idmod=661.
[15] CAEN V1190 128/64 channel VME TDC both versions A(128) and B(64) - daq http://daq.tlabs.ac.za/electronics/vme-electronics/v1190
[16] Technical Information Manual http://www.tunl.duke.edu/documents/public/electronics/CAEN/caen
[17] 汎 用 MPPC 読 み 出 し モ ジュー ル http://openit.kek.jp/project/MPPC-Readout-Module/public/MPPC-Readout-Module.
[18] 電子光理学研究センター(核理研)の加速器http://www.lns.tohoku.ac.jp/fy2011/lns/acc.htm [19] 電 子 光 理 学 研 究 セ ン タ ー (核 理 研) の 実 験 室 の レ イ ア ウ ト
http://www.lns.tohoku.ac.jp/fy2011/lns/layout.htm
付 録 A SlitA2013 評価用基板
SlitA2013を評価するための評価用基板を製作した。回路図を以下に示す。
g-2 SlitA Eval 2013 䝣䝻䜰䝥䝷䞁
IC
䝕䝆䝍䝹䝪䞊䝗䜈 FX2-80S-1.27DSL JP-4
JP-4
JP-4
JP-4
㟁※⏝➃Ꮚ GND,-0.9V, +0.9V,+2.5V 䠄mac8 JK-1䠅
ྍኚᢠ4
Test pulse lemo
AMON Lemo
䝇䝹䞊䝩䞊䝹×3 CLB,CLK,SDI
䝝䞊䝣䝢䝑䝏䝁䝛䜽䝍 䠄R852-10-66-20-00166pin䠅 Analog in 32ch+gnd32ch+x2ch
AMON 䝇䝹䞊䝩䞊䝹
GND㠃䜢୧㠃
䛻ฟ䛩
✰ʔ͍ϰ䝇䝭䠇AnalogIn䝁䝛䜽䝍⬥×2 䠄䝇䝨䞊䝃➼䜢䛴䛡䜙䜜䜛䜘䛖䛻䠅
✰ᚄ䛿䛾䝟䞊䝒䜢䛾䛫䛯ୖ䛷✵䛝≧ἣ 䛛䜙Ỵᐃ
AnalogIn䝁䝛䜽䝍 䛛䜙IC䜈䛾ಙྕ䝷
䜲䞁䛿ᇶᯈෆ㒊 䜢㏻䛧䚸䝅䞊䝹䝗 䛩䜛䜘䛖䛻䛩䜛
ྍኚᢠ⏝
䝇䝹䞊䝩䞊䝹×4
GND 䝇䝹䞊䝩䞊䝹
CHECK Lemo
䝇䝹䞊䝩䞊䝹×12 䝕䝆䝍䝹ฟຊ
䝆䝱䞁䝟
䝆䝱䞁䝟
×3
図 A.1: SlitA2013評価用基板のフロアプラン
5
5
4
4
3
3
2
2
1
1
D D
C C
B B
A A
A[32:1]
D[32:1]
Title
Size Document Number Rev
Date: Sheet of
<Doc> <RevCode>
<Title>
A3
1 6
Monday, July 29, 2013 Title
Size Document Number Rev
Date: Sheet of
<Doc> <RevCode>
<Title>
A3
1 6
Monday, July 29, 2013 Title
Size Document Number Rev
Date: Sheet of
<Doc> <RevCode>
<Title>
A3
1 6
Monday, July 29, 2013 H2
INPUT
A[32:1]
H4
OUTCTRL SDO CLB SDI D[32:1]
CLK STRO
H5
AMON AMON H1
ASIC TPIN
AMON A[32:1]
D[32:1]
SDO CLB SDI CLK STRO
H3
TPV
TPIN
図A.2:SlitA2013評価用基板の回路図、TOP層
67
5
5
4
4
3
3
2
2
1
1
D D
C C
B B
A A
A[32:1]
A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 A13 A14 A15 A16 A17 A18 A19 A20 A21 A22 A23 A24 A25 A26 A27 A28 A29 A30 A31 A32
A[32:1]
Title
Size Document Number Rev
Date: Sheet of
<Doc> <RevCode>
<Title>
A3
4 6
Monday, August 19, 2013 Title
Size Document Number Rev
Date: Sheet of
<Doc> <RevCode>
<Title>
A3
4 6
Monday, August 19, 2013 Title
Size Document Number Rev
Date: Sheet of
<Doc> <RevCode>
<Title>
A3
4 6
Monday, August 19, 2013 U1
R852-10-66-20-001 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66
図A.3:SlitA2013評価用基板の回路図、入力部
68
5
5
4
4
3
3
2
2
1
1
D D
C C
B B
A A
ᵧᵡ˄ᡈỆᣐፗ
TPIN
+2V5A +0V9A
-0V9A
+0V9D
-0V9D
Title
Size Document Number Rev
Date: Sheet of
<Doc> <RevCode>
<Title>
A3
6 6
Monday, July 29, 2013 Title
Size Document Number Rev
Date: Sheet of
<Doc> <RevCode>
<Title>
A3
6 6
Monday, July 29, 2013 Title
Size Document Number Rev
Date: Sheet of
<Doc> <RevCode>
<Title>
A3
6 6
Monday, July 29, 2013 FL2
NFM18PC105R0J3
C78 100U/3225 F1
FUSE CN4 JK-1
12
FL1
NFM18PC105R0J3
C76 100U/3225
R3151
JP1 JP-4
1
2
C79 100U/3225 F2
FUSE CN6 JK-1
12
LEMO3
LEMO_85QLA 1
2345
JP2 JP-4
1
2
JP4 JP-4
1
2
JP3 JP-4
1
2
C77 100U/3225
CN7 JK-1
12
FL3
NFM18PC105R0J3 C75 100U/3225
FL4
NFM18PC105R0J3
CN5 JK-1
12
図A.4:SlitA2013評価用基板の回路図、電源部
69
5
5 4
4 3
3 2
2 1
1 DD
CC
BB
AA HL
ḤἣἋἅὅỊμềᾘᾒ˄ᡈỆᣐፗ
Ḥᾘᾒἦὅỉ᪽૨܌ỆᵮỉếẪờỉỊếẦễẟờỉợụᾀ῍ᾁఐٶẪᩓ්ầ්ủỦ
ẅίᵮᵥᵬᵢểᵥᵬᵢễỄὸ A1A2A3A4A5A6A7A8A9A10A11A12A13A14A15A16A17A18A19A20A21A22A23A24A25A26A27A28A29A30A31A32 A[32:1]
D1D2D3D4D5D6D7D8
D9D10D11D12D13D14D15D16
D17
D18D19D20D21D22D23D24D25D26D27D28
D29D30D31D32 D[32:1]
TPIN AMON
A[32:1]D[32:1]
SDO CLBSDICLK
STRO -0V9D
+0V9A
-0V9A +0V9D
-0V9D +0V9A -0V9A
+0V9D
+0V9A
-0V9A +0V9A -0V9A
+0V9A
-0V9A
+0V9D
-0V9A+0V9A
+0V9A-0V9A
Title
SizeDocument NumberRev
Date:Sheetof <Doc><RevCode> <Title>
A3
36Tuesday, August 20, 2013 Title
SizeDocument NumberRev
Date:Sheetof <Doc><RevCode> <Title>
A3
36Tuesday, August 20, 2013 Title
SizeDocument NumberRev
Date:Sheetof <Doc><RevCode> <Title>
A3
36Tuesday, August 20, 2013 R141k
C6010U/1005
C2010U/1005 C690.1U/1005
C350.1U/1005
C12 0.1U R29 (10k)
R12 1k
C300.1U/1005 C6610U/1005
JUMPERJSW4
C10 0.1U
R26 1k
C260.1U/1005
R27 1k
R19 20k
C390.1U/1005
TP5TP
1
C7410U/1005
C420.1U/1005 C470.1U/1005
C430.1U/1005
C70.1U C6210U/1005
C80.1U C650.1U/1005
R16 22k
C500.1U/1005
C140.1U/1005
C180.1U/1005
R21 20k
C5210U/1005
R17 2.4k C730.1U/1005
C11 0.1U C6810U/1005
C250.1U/1005
R22 PV37W102C01
1 3
2
C360.1U/1005
JUMPERJSW3
C160.1U/1005
R20 20k
C610.1U/1005
C4910U/1005 C460.1U/1005
C3210U/1005 C4110U/1005
C90.1U C170.1U/1005
C510.1U/1005
R25 1k
C7210U/1005 C670.1U/1005
C570.1U/1005
C240.1U/1005 C380.1U/1005
R30 10k
R18 910k
TP4TP1
C4010U/1005 C550.1U/1005
C50.1U R28 (10k)
R10 1k
C5810U/1005
C450.1U/1005
C21 1U
TP7TP1
C330.1U/1005
C60.1U C5610U/1005
JUMPERJSW2
C310.1U/1005
R23 PV37W102C01
1 3
2
C710.1U/1005
R15 1k
C2810U/1005 C230.1U/1005
R24 PV37W102C01
1 3
2
C440.1U/1005 C6410U/1005
TP8TP1
C530.1U/1005
TP6TP 1 R13PV37W503C0113
2 C150.1U/1005
C2710U/1005 C5410U/1005
C7010U/1005
C340.1U/1005 JUMPERJSW1
C290.1U/1005 C190.1U/1005 C4810U/1005
C220.1U/1005 C370.1U/1005
U2
SlitA2013
3TPIN
PAVDD 6
PAVDD 7 8AVDD 9AVSS
VLPRE 12
VHPRE 13
PAVSS 16 17 AVSS 18 AVDD
VHPZCSH 19
21 VHSH VHRF4P 22
25 AVDD 26 AVSS
VHDAC 27
VHCMP 28
VLCMP 29 30 DVSS 31 DVDD 32 STRO SDO 33
BUFDIS 34
DVDD 35
D6438D6339D6240D6141D6042D5243D5144D5045D4946D4847D4748D4649D3650D3551D3452D3353DVSS54DVSS55D3256D3157D3058D2959D1960D1861D1762D1663D1564D1465D1366D567D468D369D270D171 DVDDCLKCLBSDI 74757677 DVDD 78 DVSSICMPIMONIDAC 79808182 AMONAVDDAVSS 838485 IRF4 88 IPZCSHPAVSSAVDDAVSS 90919293 IPRE2IPRE 9798 VHHPRE 99 AVSS 101 AVDD 102 PAVDD 103 PAVDD 104 A1110 A2111 A3112 A4113 A5114 A13115 A14116 A15117 A16118 A17119 A18120 A19121 A29122 A30123 A31124 A32125 A33128 A34129 A35130 A36131 A46132 A47133 A48134 A49135 A50136 A51137 A52138 A60139 A61140 A62141 A63142 A64143
PGND 105 PGND127PGND126
PGND 94 4PGND
5PGND
15 PGND 10 GND
14 GND VPRE 11
20 ISH
VOFF 23
VREF
24 VREFVOFF 8687
ISH 89 GND 95 VPRE 96 GND 100 PGND 106
TP3
TP1 C630.1U/1005
TP9TP1
C130.1U/1005
C590.1U/1005
R11 1k
A.5: 図
Sli tA2 013 評価用基板の回路図、
ASIC 周辺部
70
5
5
4
4
3
3
2
2
1
1
D D
C C
B B
A A
D[32:1]
SDO
CLB
CLK
SDI
CHECK STRO
CHECK
D31 D29 D27 D25 D23 D21 D19 D17 D15 D13 D11 D9 D7 D5 D3 D1 CLB SDI
D30 D28 D26
D22 D20 D18
D14
D10 D8 D6
CLK SDO STRO
D2 D4 D12 D16 D24 D32
SDO
CLB
SDI D[32:1]
CLK STRO
Title
Size Document Number Rev
Date: Sheet of
<Doc> <RevCode>
<Title>
A3
5 6
Monday, July 29, 2013 Title
Size Document Number Rev
Date: Sheet of
<Doc> <RevCode>
<Title>
A3
5 6
Monday, July 29, 2013 Title
Size Document Number Rev
Date: Sheet of
<Doc> <RevCode>
<Title>
A3
5 6
Monday, July 29, 2013 TP15
TP 1
TP20
TP 1
TP17 TP 1 TP18
TP 1
TP19 1 TP TP16
TP 1
TP21 TP 1 TP14
TP 1
TP10
TP 1
CN3
FX2-80S-1.27DSL(71) A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 A13 A14 A15 A16 A17 A18 A19 A20 A21 A22 A23 A24 A25 A26 A27 A28 A29 A30 A31 A32 A33 A34 A35 A36 A37 A38 A39 A40
B1 B2 B3 B4 B5 B6 B7 B8 B9 B10 B11 B12 B13 B14 B15 B16 B17 B18 B19 B20 B21 B22 B23 B24 B25 B26 B27 B28 B29 B30 B31 B32 B33 B34 B35 B36 B37 B38 B39 B40
TP11 1 TP LEMO2
(LEMO_85QLA)
1
2345
TP13 TP 1 TP12
TP 1
図A.6:SlitA2013評価用基板の回路図、デジタル出力部
71
5
5
4
4
3
3
2
2
1
1
D D
C C
B B
A A
ἣἋἅὅỊỼἬỴὅἩ˄ᡈỆᣐፗẅỼἬỴὅἩỊᵧᵡ˄ᡈỆᣐፗ
AMON
+2V5A +0V9A
-0V9A
Title
Size Document Number Rev
Date: Sheet of
<Doc> <RevCode>
<Title>
A3
2 6
Monday, July 29, 2013 Title
Size Document Number Rev
Date: Sheet of
<Doc> <RevCode>
<Title>
A3
2 6
Monday, July 29, 2013 Title
Size Document Number Rev
Date: Sheet of
<Doc> <RevCode>
<Title>
A3
2 6
Monday, July 29, 2013
R8 0
R6
(10k)
C1
0.1U
TP2 TP
1
R5 0
R72k
C4
10U
LEMO1 LEMO_85QLA
1
2345
R9 (0) R1 (100)
U1
LMH6601-SC70 1 OUT
SD 5 2 VL
VH 6
INH 3
INL 4 R3 (10k)
TP1
TP 1 C2
0.1U C3
10U
R2 51
R42k
図A.7:SlitA2013評価用基板の回路図、アナログモニター出力部
72
付 録 B 中継基板
SlitA2013のデジタル出力のレベル変換(±0.9 V→ ±3.3 V)とシリアル通信によるデジ タルコントロールのため、図B.1の中継基板を制作した。
電源 モニ ー用 ー ー
i
接続コネク
P
ア 通信用ク
_
電源変換部 >±
Z
ク イッ
書き込み用ピン
ピンヘッ ー
電圧変換部 >±
電圧変換部± >
P
出力コネク P P ネ で ー に固定 ア 通信用 ーバー
Z
eg P
ピン e i i
図 B.1: 中継基板の写真
5
5
4
4
3
3
2
2
1
1
D D
C C
B B
A A
TOP relay board for SlitA
PWB=GN-1429-1
DLOUT[32:1]
DHOUT[32:1]
D[32:1]
Title
Size Document Number Rev
Date: Sheet of
<Doc> <RevC
<Title>
A4
1 8
Tuesday, April 22, 2014 Title
Size Document Number Rev
Date: Sheet of
<Doc> <RevC
<Title>
A4
1 8
Tuesday, April 22, 2014 Title
Size Document Number Rev
Date: Sheet of
<Doc> <RevC
<Title>
A4
1 8
Tuesday, April 22, 2014 H6
AVR CLB SDI CLK
USART_TXD USART_RXD H1
VTRANS1 D[32:1]
DLOUT[32:1]
DHOUT[32:1]
H2
INPUT D[32:1]
CTRL_CLK
CTRL_CLB CTRL_SDI
H3
RECEIVER USART-TXD USART-RXD
H4
OUTPUT DLOUT[32:1]
DHOUT[32:1]
H5
VTRANS2 CLB CLK SDI CTRL_CLB CTRL_SDI CTRL_CLK
H7
POWER
図B.2:中継基板の回路図、TOP層
74