NJU7387
NJU7387VC3150 度通電角制御三相 DC ブラシレスモータコントロール IC
■概 要 ■外 形 NJU7387 は、150°の通電角制御と進み角制御により、低静音、低 振動を実現した3 相 DC ブラシレスモータ制御用 IC です。 外部ホール素子からの信号入力と任意の進角指令を元に三相 150°通電シーケンスを生成し、コントロール信号を出力します。 また、内蔵されたCLOCK GENERATOR は、通電角と進み角の制御 のほか、PWM 基準周波数、電流検出部パルス by パルス、ブートスト ラップ対応用DUTY 制限、などに同期信号として処理を行います。 低電圧電源における制御機能に特化した製品の為、出力部に NchMOS FET と HVIC やゲートドライバを組み合わせたハイパワー アプリケーション、及びIPM を使用する制御回路に最適です。 ■特 徴 ●電源電圧範囲 VDD＝4.5V～5.5V ●150°通電角制御 ●進み角設定 4bit A/D 入力(0～28.125° / 16 段階) ●CLOCK GENERATOR 内蔵 PWM 基準周波数：各バージョン±5% ●ホール素子入力 ●電流検出 VDETLIM＝0.5V±5%、PWM 周波数によるパルス by パルス ●速度指令入力 6bit A/D 入力(最大デューティ 98.43% / 63 段階) ●ブートストラップ駆動回路に対応 Low サイド ON 時間：3.9µs typ. (fPWM=20kHz) ●2 種類の FG 出力 FG1 出力：3 ホール合成出力 FG2 出力：H1 の同期信号出力 ●ロック保護機能(自動復帰) ●UVLO 保護回路内蔵 ●CMOS 構造 ●外形 SSOP20-C3 ■CLOCK 周波数バージョン情報 製品名 PWM 周波数 NJU7387VC3-A 20kHz ＊バージョン化は13kHz～30kHz の範囲で検討可能です。NJU7387
■ブロック図 VREF UVLO VERR GND FG2 VDD Output Logic Control Logic -+ WL VL UL WH VH UH ILIMIT PWM Logic VLA Clock Generator Lead Angle 4Bit A/D Conv. 6Bit A/D Conv H1- H2- H3-H3+ H2+ H1+ CT Lock Det FG1NJU7387
■端子配列 SSOP20-C3 ■端子機能表 端子番号 端子名 機能 備考 1 H1+ ホール素子入力端子 H1+ H1-端子と合わせて使用します 2 H1- ホール素子入力端子 H1- H1+端子と合わせて使用します 3 H2+ ホール素子入力端子 H2+ H2-端子と合わせて使用します 4 H2- ホール素子入力端子 H2- H2+端子と合わせて使用します 5 H3+ ホール素子入力端子 H3+ H3-端子と合わせて使用します 6 H3- ホール素子入力端子 H3- H3+端子と合わせて使用します 7 VLA 進み角制御用 A/D コンバータ 入力端子 DC 電圧を印可し、進み角を設定します 未使用時はオープン、またはグラウンドに接続します 8 VERR 速度指令用 A/D コンバータ 入力端子 DC 電圧を印可し、出力状態及び PWM DUTY を設定します 9 FG1 FG 出力端子 1 3 ホール合成の回転信号を出力します 10 FG2 FG 出力端子 2 H1 同期の回転信号を出力します 11 CT ロック保護設定端子 グラウンド間にキャパシタを接続し、ロック保護動作時の 出力停止/出力期間を設定します 未使用時はグラウンドに接続します 12 GND グラウンド端子 グラウンドを接続します 13 ILIMIT 過電流検出端子 モータ出力素子側に電流検出抵抗を接続し、 フィードバック側を接続します 未使用時はグラウンドに接続します 14 WL 出力端子 WL ローサイド側 W 相用に出力します 15 VL 出力端子 VL ローサイド側 V 相用に出力します 16 UL 出力端子 UL ローサイド側 U 相用に出力します 17 WH 出力端子 WH ハイサイド側 W 相用に出力します 18 VH 出力端子 VH ハイサイド側 V 相用に出力します 19 UH 出力端子 UH ハイサイド側 U 相用に出力します 20 VDD 電源端子 電源を接続します WH 20 19 18 17 16 15 14 13 12 11 1 2 3 4 5 6 7 8 9 10 H1+ H1- H2+ H2- H3+ H3- VLA VERR FG1 FG2 VDD UH VH UL VL WL ILIMIT GND CTNJU7387
■絶対最大定格 (Ta=25°C) 項 目 記 号 定 格 単 位 備考 電源端子電圧 VDD 7 V VDD 端子 出力端子電圧 Vo -0.3～7 V UH/VH/WH/UL/VL/WL 端子 出力端子電流 Io 10 mA UH/VH/WH/UL/VL/WL 端子 ホール入力端子電圧 VIH -0.3～7 V H1+/H1-/H2+/H2-/H3+/H3-端子 A/D 入力端子電圧 VIN -0.3～7 V VLA/VERR 端子ILIMIT 端子電圧 VILIM -0.3～7 V ILIMIT 端子
FG 出力端子電圧 VFG -0.3～7 V FG1/FG2 端子 FG 出力端子電流 IFG 5 mA FG1/FG2 端子 消費電力 PD 1.0 W 2 層基板実装時(注 1) 1.5 W 4 層基板実装時(注 1) 接合部温度範囲 Tj -40～+150 °C 動作温度範囲 Topr -40～+105 °C 保存温度範囲 Tstg -50～+150 °C (注 1)：基板実装時 114.3 76.2 1.6mm（2 層/4 層）で EIA/JEDEC 規格準拠による ■推奨動作範囲 (Ta=25°C) 項目 記号 条件 最小 標準 最大 単位 電源端子電圧 VDD 4.5 - 5.5 V 出力端子電流 Io -3 - 3 mA A/D 入力端子電圧 VIN 0 - 5.5 V FG 出力端子電圧 VFG 0 - 5.5 V ■端子動作条件 (VDD=5V, Ta=25°C) 項目 記号 条件 最小 標準 最大 単位 ◆ホール入力端子(H1+, H1-, H2+, H2-, H3+, H3-端子)
ホール入力感度 VMIH peak to peak 0.04 - - V
ホール入力電圧範囲 VICMIH 0.6 - 4.0 V ◆ILIMIT 端子 ILIMIT 入力電圧範囲 VICMILIM 0 - 3.0 V ■電気的特性 (VDD=5V, Ta=25°C) 項目 記号 条件 最小 標準 最大 単位 ◆全体 動作電源電圧 VDD 4.5 5 5.5 V 消費電流 IDD 無負荷時 - 2.3 5.0 mA 内部基準電圧 Vref 4.116 4.2 4.284 V ◆低電圧保護動作部
UVLO 検出動作電圧 VDUVLO Output Disable, VDD Decreasing 3.7 4.0 4.3 V
UVLO 検出解除電圧 VRUVLO Output Enable, VDD Increasing 3.9 4.2 4.45 V
UVLO 検出
NJU7387
■電気的特性 (VDD=5V, Ta=25°C) 項目 記号 条件 最小 標準 最大 単位 ◆ホール入力部 ヒステリシス電圧幅 VHYSIH 10 20 30 mV 入力バイアス電流 IBIH 1 入力あたり - - 1 µA ◆ハイサイド/ローサイド出力部 H 出力電圧 VOH ISOURCE=3mA 4.3 4.8 - V L 出力電圧 VOL ISINK=3mA - 0.02 0.7 V デッドタイム td fIH=3Hz, fPWM=20kHz - 3.9 - µs LOW サイド ON 時間 tONL fIH=3Hz, fPWM=20kHz - 3.9 - µs ◆FG 出力部 L 出力電圧 VFGL IFG=2mA - 0.01 0.7 V 出力リーク電流 IFGLEAK VFG=5.5V - - 1 µA ◆電流検出部 検出電圧 VDETLIM 0.475 0.5 0.525 V入力バイアス電流 IBLIM VLIM=0.5V - - 1 µA
ブランキングタイム tBLIM 0.2 0.4 0.6 µs 検出遅延時間 tDLIM - 500 - ns ◆進み角部 進み角1 ФVLA1 VINVLAФ =0V, fIH=100Hz, IH(H1/H2/H3)=120° - 0 - ° 進み角2 ФVLA2 VINVLAФ =4.5V, fIH=100Hz, IH(H1/H2/H3)=120° - 28.125 - ° 入力プルダウン抵抗 RVLA - 100 - kΩ ◆VERR 部
入力バイアス電流 IBVERR VINVERR=0V - - 1 µA
PWM 発振周波数 fPWM -5% - +5% kHz 最小デューティ比 PWMMIN VINVERR=1.317V, fPWM=20kHz - 1.56 - % 最大デューティ比1 PWMMAX1 Vf INVERR=4.5V, fIH=100Hz, PWM=20kHz - 98.43 - % 最大デューティ比2 PWMMAX2 Vf INVERR=4.5V, fIH=3Hz, PWM=20kHz - 76.56 - % プリチャージ閾値電圧 VPRECHG 0.95 1.0 1.05 V LSB 閾値電圧 VPWMMIN 1.2 1.3 1.4 V 入力プルダウン抵抗 RVERR - 100 - kΩ ◆ロック保護部 ON 時間 tONCT CCT=0.01µF - 5 - s OFF 時間 tOFFCT CCT=0.01µF - 30 - s H レベル検出電圧 VHCT - 3.5 - V L レベル検出電圧 VLCT - 1.0 - V ロック充電電流 ICHGCT 3.0 5.0 7.8 µA ロック放電電流 IDCHGCT 0.4 1.0 1.6 µA
NJU7387
■端子・回路動作定義 ホール入力端子同相入力電圧範囲 ホール入力ヒステリシス電圧幅 低電圧保護動作電圧 ロック保護 VICMIH 4.0V 0.6V <VDD=5V時> V ICMIH 論理反転 VHYSIH 論理反転 4.0V 0.6V <VDD=5V時> VDD VRUVLO VUVLO: ヒステリシス電圧 VDUVLO UVLO解除電圧（通常動作） UVLO動作電圧（出力停止） 5.5V 4.5V 推奨動作電圧min. 推奨動作電圧max. 0VNJU7387
VLA 入力端子（進み角設定端子） 進み角設定用にDC 電圧を印加します。 4 ビットの A/D-Converter により進み角 0～28.125°を 16 段階で設定します。 尚、進み角の設定は、ホール信号の周波数が所定値を超えると有効になります。(動作説明項を参照ください) 0 15 30 0 1 2 3 4 5 進 み 角 [° ] VLA電圧 [V] VLA電圧 対 進み角 (理論値) VLA電圧[V] 進み角[° ] 0.000 0.000 0.263 1.875 0.525 3.750 0.788 5.625 1.050 7.500 1.313 9.375 1.575 11.250 1.838 13.125 2.100 15.000 2.363 16.875 2.625 18.750 2.888 20.625 3.150 22.500 3.413 24.375 3.675 26.250 3.938 28.125 *理論値NJU7387
VERR 入力端子 速度指令用にDC 電圧を印加します。 6 ビットの A/D-Converter により 63 段階で PWM DUTY を設定します。 尚、120°通電時は、最大 PWM デューティが 76.56%に制限されます。 0V≦VERR<1V typ.は、ハイサイド、ローサイドともに L 出力となります。 1V≦VERR<1.294V typ.は、プリチャージ期間として、ハイサイドは L 出力、ローサイドのみパルス出力されます。 特に、ハイサイドにブートストラップ回路を構成される場合では、プリチャージ期間を設けることを推奨します。 また、外部よりPWM 信号が直接入力される場合では、外付けに RC フィルタ 2 段程度を構成して平滑された DC 入力としてください。 VERR電圧 対 PWM Duty (理論値) 0 10 20 30 40 50 60 70 80 90 100 0 1 2 3 4 5 VERR電圧 [V] P W M D u ty [% ] 150度通電期間 プリチャージ期間 出力OFF期間 120度期間 *理論値 VERR電圧 [V] 150度通電 120度通電 1.294 1.340 1.386 1.432 1.478 1.524 1.570 1.617 1.663 1.709 1.755 1.801 1.847 1.893 1.939 1.986 2.032 2.078 2.124 2.170 2.216 2.262 2.309 2.355 2.401 2.447 2.493 2.539 2.585 2.631 2.678 2.724 2.770 2.816 2.862 2.908 2.954 3.001 3.047 3.093 3.139 3.185 3.231 3.277 3.323 3.370 3.416 3.462 3.508 76.56 3.554 78.12 3.600 79.68 3.646 81.25 3.693 82.81 3.739 84.37 3.785 85.93 3.831 87.50 3.877 89.06 3.923 90.62 3.969 92.18 4.015 93.75 4.062 95.31 4.108 96.87 4.154 98.43 PWM-Duty [%] 76.56 1.56 3.12 4.68 6.25 7.81 9.37 10.93 12.50 20.31 21.87 23.43 25.00 14.06 15.62 17.18 18.75 32.81 34.37 35.93 37.50 26.56 28.12 29.68 31.25 45.31 46.87 48.43 50.00 39.06 40.62 42.18 43.75 57.81 59.37 60.93 64.06 62.50 51.56 53.12 54.68 56.25 71.87 73.43 75.00 65.62 67.18 68.75 70.31NJU7387
ILIMIT 入力端子 モータ電流の過電流を検出します。 過電流を検出した場合、内部回路の遅延時間(tDELAY)後にハイサイドは L 出力となります。 パルスバイパルスで動作し、fPWMと同周波数で過電流機能をリセットします。 検出電圧は0.5V typ.ですので、電流値に応じて検出抵抗値を設定ください。 出力素子の容量成分などにより、スパイク電流が発生する場合には、誤検出防止用に外部でローパスフィルタを 構成してください。 抵抗値は5～10kΩ、キャパシタは 1000pF 程度が目安となります。 CT 端子 モータのロック状態の判定は、各ホール信号入力のエッジ間の周期を検出することで行われます。 各ホール信号入力のエッジ間の周期がtH_LOCK以下の場合、ロック保護回路動作状態に移行します。但し、VERR≦1.294V typ. (最低 PWM DUTY 含む)の状態では、ロック状態の判定は行いません。
CT 端子はロック保護回路動作状態時に、CCTに充電を開始し、CT 端子電圧が VHCTに達すると放電、 VLCTに達すると充電するサイクルを繰り返します。 このサイクルを内部でカウントし、出力停止期間(tOFF)と出力期間(tON)を生成します。 出力停止期間では、ハイサイドはL 出力となります。 モータがロックし続けている場合には、出力停止期間(tOFF)と出力期間(tON)を繰り返します。 尚、出力期間(tON)ではロック状態の判定は行われますので、この間に tH_LOCK以下のホール入力信号周期を 検出した場合は、通常動作状態に移行します。 モータ起動時にロック状態を検出する可能性がある場合は、出力期間(tON)を十分に確保してください。 <計算式> tON [s] = 500 CCT [µF] : CCT=0.01µF の場合、tON = 500 0.01= 5 [s] tOFF [s] = 6 tON [s] : CCT=0.01µF の場合、tOFF = 6 5 = 30 [s] tH_LOCK [s] = 2.048 / fPWM [kHz] : fPWM=20kHz の場合、tH_LOCK = 2.048 / 20 = 102.4 [ms] (1 相あたりのホール信号入力周波数換算 1.628 [Hz]) *tH_LOCK: ロック状態と判定される各ホール信号入力のエッジ間周期 ハイサイド出力 カレントリミット動作信号 (検出時:H) tD E LA Y PWM DUTY L出力
PWM DUTY PWM DUTY PWM DUTY
カレントリミット検出 tD E LA Y カレントリミット検出 L出力 モータの回転状態を検出 モータのロック状態を検出 通常動作状態 VLCT VHCT 出力期間、ロック判定期間 tON tOFF ロック保護回路動作状態 通常動作状態 出力停止期間、ロック非判定期間 動作状態 出力、ロック判定状態 CT端子電圧
NJU7387
■入力対出力真理値表 ＊ホール信号入力順序について 内部LOGIC CONTROL 部は、以下の入力パターンに対応しています。 *起動点は任意 その他のパターン入力時は、誤動作を引き起こす可能性がありますので、ご注意ください。 ■FG1 真理値表（3 ホール合成） ■FG2 真理値表（H1 同期信号） H1 H2 H3 FG2 H L L Hi-Z H H L Hi-Z L H L L L H H L L L H L H L H Hi-Z H1 H2 H3 FG1 H L L L H H L Hi-Z L H L L L H H Hi-Z L L H L H L H Hi-Z 1 2 3 4 5 6 (H1+>H1-,H2+>H2-,H3+>H3-="H", Don't Care="X")No. H1 H2 H3 UVLO VERR ILIMIT CT UH VH WH UL VL WL FG1 FG2 STATUS
1 H L L L L H/L H *L *L L Hi-Z 2 H H L L L H/L *L H *L Hi-Z Hi-Z 3 L H L H/L L L *L H *L L L 4 L H H H/L L L *L *L H Hi-Z L 5 L L H L H/L L *L *L H L L 6 H L H L H/L L H *L *L Hi-Z Hi-Z 1 H L L L Hi-Z 2 H H L Hi-Z Hi-Z 3 L H L L L 4 L H H Hi-Z L 5 L L H L L 6 H L H Hi-Z Hi-Z 1 H L L L Hi-Z 2 H H L Hi-Z Hi-Z 3 L H L L L 4 L H H Hi-Z L 5 L L H L L 6 H L H Hi-Z Hi-Z 1 H L L H L L L Hi-Z 2 H H L L H L Hi-Z Hi-Z 3 L H L L H L L L 4 L H H L L H Hi-Z L 5 L L H L L H L L 6 H L H H L L Hi-Z Hi-Z 1 H L L H L L L Hi-Z 2 H H L L H L Hi-Z Hi-Z 3 L H L L H L L L 4 L H H L L H Hi-Z L 5 L L H L L H L L 6 H L H H L L Hi-Z Hi-Z 1 H L L L Hi-Z 2 H H L Hi-Z Hi-Z 3 L H L L L 4 L H H Hi-Z L 5 L L H L L 6 H L H Hi-Z Hi-Z 出 力停止動作 時 VERR端子電圧<1V typ. L L L L L L OFF L X X *L *L プ リチャー ジ 動 作時 1V typ.≦VERR端子電圧<1.294V typ.
*ローサイドパルス出力 L L L *L OFF L X X L L L L L L X X X ON X ロ ック 保護動作 状態(出力 OFF期間) OFF H L L 通常動作時 1.294V typ.≦VERR端子電圧 ハイサイドPWM出力 *120°通電時はローサイドパルス出力 OFF X H OFF X H X 過電流検出 動作時(出 力OFF期間 ) L L 低電圧保 護動作時 L L L L
NJU7387
■タイミングチャート
（１）ブートストラップ予備充電（プリチャージ期間）
VERR 電圧が、1V≦VERR＜1.294V typ.の範囲の時に適用されます。
ハイサイドにブートストラップ回路を構成される場合では、プリチャージ期間を設けることを推奨します。
ハイサイドはL 出力、ローサイドのみパルス出力となり、ハイサイドのブートストラップキャパシタを充電します。
Low サイド OFF 時間: tOFF=46.1µs typ.
Low サイド ON 時間: tON=3.9µs typ. (fPWM=20kHz 時) tON 拡大 tOFF 60° H1 H2 H3 No. 1 2 3 4 5 6 1 2 3 4 5 6 1 2 3 4 5 6 UH VH WH UL VL WL UH UL
NJU7387
（2）120°通電時 ハイサイド、ローサイドともに出力がH レベル時の通電期間が 120°となります。 PWM 出力は、ハイサイドで行われます。 PWM DUTY の分割数は 49 段階です。 デッドタイム: td=3.9µs typ. Low サイド ON 時間: tON=3.9µs typ.High サイド最大 PWM 幅: tPWMMAX2=38.28µs typ.
High サイド最小 PWM 幅: tPWMMIN=0.78µs typ.
(fPWM=20kHz 時) tON td td tPWMMAX2 tPWMMIN 拡大 H1 H2 H3 60° No. 1 2 3 4 5 6 1 2 3 4 5 6 1 2 3 4 5 6 UH VH WH UL VL WL UH UL
NJU7387
（3）150°通電時 ハイサイド、ローサイドともに出力が H レベル時の通電期間が、120°通電時に対して前後 15°オーバーラップし 150°となります。 PWM 出力は、ハイサイドで行われ、ローサイドは 100%出力となります。 PWM DUTY の分割数は 63 段階です。High サイド最大 PWM 幅: tPWMMAX1=49.22µs typ.
High サイド最小 PWM 幅: tPWMMIN=0.78µs typ.
(fPWM=20kHz 時) tPWMMAX1 tPWMMIN 拡大 H1 H2 H3 60° No. 1 2 3 4 5 6 1 2 3 4 5 6 1 2 3 4 5 6 UH VH WH UL VL WL UH UL
NJU7387
■動作説明 (1)制御範囲 起動時は120°通電で動作し、ホール信号の周波数が所定値を超えると 150°の通電角及び進み角の設定が有効 となります。 また、この通電モードの切り替えには、切り替わり時の誤動作を回避するためヒステリシスが設定されています。 120°から 150°に切り替わるホール周波数 fHALL(120-150)、 150°から 120°に切り替わるホール周波数 fHALL(150-120)は以下のようになります。 fHALL(120-150) [Hz] = fPWM [kHz] 0.222 : fPWM=20kHz の場合、fHALL(120-150) = 20 0.222 = 4.44 [Hz] fHALL(150-120) [Hz] = fPWM [kHz] 0.163 : fPWM=20kHz の場合、fHALL(150-120) = 20 0.163 = 3.26 [Hz] 尚、通電角、進角のタイミング生成、及びロック保護状態の判定は、各ホール信号のエッジ間毎(60°毎)に行われま す。 (2)ローサイド側出力（WL、VL、UL） 3 相モータの下アーム用出力で、トーテムポール構成です。 プリチャージ時、120°通電時は、パルス幅 3.9µs typ.で 20kHz typ.のパルスが出力されます。 直接出力FET を駆動できますが、出力電流定格は 10mA です。 定格を超える出力電流が必要な場合は、外付けにバッファ回路を構成してください。 出力直列抵抗はスイッチング時の過渡電流やリンギングを抑制します。 直接FET を接続する場合は 500 Ω 程度を挿入してください。 (3)ハイサイド側出力（WH、VH、UH） 3 相モータの上アーム用出力で、トーテムポール構成です。 PWM 機能、および ILIMIT 機能はハイサイド出力側で制御されます。 <動作波形例: VDD=5V, VM=12V, RM=4Ω, RLIM=2.5Ω> H1+入力端子波形 (ホール IC 入力) UL 出力端子波形 U 相モータ電流波形 U 相モータ電圧波形 起動 ILIMIT 設定値 120°通電期間 150°通電期間 60° H1 H2 H3NJU7387
(4)ホール入力（H1+、H1-、H2+、H2-、H3+、H3-） ホール素子信号用入力端子で、IC 内部で入力差動アンプ（ホールアンプ）に接続されます。 内部回路は電圧レベルがH+>H-で”H”、 H+<H-で”L”と検出します。 ホールアンプには最大30mV の入力ヒステリシス電圧が設定されています。 そのため、ホールバイアス抵抗は100mVp-p 以上の振幅が得られるように設定してください。 また、ホール信号のピーク値がホール入力端子同相入力電圧範囲VICMIHを超えないようにしてください。 ホール信号には相電流切替による GND 変動や、出力信号経路のアンバランスなどが原因でノイズが重畳される 場合があります。 出力チャタリングなどの誤動作が発生する場合は、正負端子間に 1nF～100nF のフィルタコンデ ンサを接続してください。 <ホール IC を使用する場合の回路例> NJU7387 5V Hall IC 1 k 1 0 k 2 0 k 2 .8 k H1 1 k H1+ H1-R1 R2 R3 R4 R5 VDD ※H2とH3も同様 約0V 3.3V 3.3V 1V H1+ H1-2.5V 0V 0.6V以上必要です ｔ 信号振幅 ｔ 信号振幅 H1 0.6V 4.0V VICMIH tNJU7387
(5)FG 出力（FG1、FG2） FG はモータ回転に比例した周期のパルスを出力します。 FG は、2 種類（電気角 360°につき 1 回と 3 回）の FG1/FG2 出力パターンがあります。 FG は絶対最大定格 7V のオープンドレイン出力ですので、5V までの電源に抵抗でプルアップしてください。 モータ電源（VM）には接続しないようご注意ください。 (6)VLA 入力(進み角機能) モータは回転数が高くなると、電気的遅延の比率が大きくなる為、実効通電期間が短くなります。 これにより、効率の低下や高速回転化に影響を与えます。 進み角機能は、所定値より遅れる通電期間分を任意に補正させます。 <固定値設定> <自動進角の応用例> 自動進角の応用として、簡単な方法としては、 回転数に準ずるVERR 電圧に連動するように VLA 電圧を設定します。 ①VERR=VLA 設定時 ②R1/R2 任意設定時 VERR 2 R 1 R 1 1 VLA 例)最大回転数VERR=4.5V の時、進み角を 15°に設定する場合 進み角15°の設定は、VLA 端子に 2.36V を印加する必要があります。 そのため、R1,R2 の比は、 1 0.906 36 . 2 5 . 4 1 VLA VERR 2 R 1 R R2=10kΩ とすると、R1=9.1kΩ となります。 VDD VLA 速度指令 VERR VLA R1 R2 速度指令 VERR VLA 0 1.875 3.75 5.625 7.5 9.375 11.25 13.125 15 16.875 18.75 20.625 22.5 24.375 26.25 28.125 30 0 1 2 3 4 5 進 み 角 [° ] VERR [V] VERR 対 進み角(理論値) ①VERR=VLA設定時 ②R1/R2=0.9設定時NJU7387
(7)ハイサイド側の Nch MOSFET 駆動回路（ブートストラップ回路） ブートストラップ回路を構成する際、外付け部品定数の目安は以下のようになります。 ①CBooTについて ・ブートストラップ電圧の変化量 VBS DS min GS F CC BSV
V
V
V
V
・ハイサイド側のゲート電圧の最小値は、ドライバ回路のUVLO 電圧よりも高く設定 UVLO _ C min GSV
V
＞
・Nch MOS FET の定数QG：MOS-FET Gate charge ,
ILK_GS：MOS-FET gate-source leakage current ,
IQBS：Floating section quiescent current,
ILK：Floating section leakage current,
ILK_DIODE：Bootstrap diode leakage current,
IDS：Diode bias When on,
ILK_CAP：Bootstrap capacitor leakage current,
tHON：High side on time
HON DS CAP _ LK DIODE _ LK LK QBS GS _ LK G T Q I I I I I I t Q BS T min BOOT V Q C
例）QG =38nC, ILK_GS =10µA, IQBS =1mA, ILK =100nA, ILK_DIODE =100µA, IDS=100µA, ILK_CAP=0, THON=100µs の場合
nC
156
s
μ
100
A
μ
100
0
A
μ
100
nA
100
mA
1
A
μ
10
nC
38
Q
TV
1
V
2
V
11
V
1
V
15
V
BS F μ 156 . 0 V 0 . 1 nC 156 CBOOTmin ②DBOOTについて 逆方向回復時間(trr)は、100ns 以下を推奨します。 ③RBOOTについて CBOOTの電流制限用の抵抗です。 CBOOTの時定数によりブートストラップ電圧の立ち上がり時間に影響します。 VM OUT VC C RBoot DBoot CBoot VBS VF VDS VFP VGS VB VS IQBS ILKNJU7387
■アプリケーション回路例1 出力部にNch MOSFET を使用した基本回路構成 VREF UVLO VERR GND FG2 VDD Output Logic Control Logic -+ WL VL UL WH VH UH ILIMIT PWM Logic VLA N N S S Motor Clock Generator VM GND Lead Angle 4Bit A/D Conv. 6Bit A/D Conv. H1- H2- H3-H3+ H2+ H1+ FG1 Lock Det +15V +5V R1 R2 R3 R4 C2 C1 C3 C4 C5 C6 CBO O T CTNJU7387
■アプリケーション回路例2 出力部にNch MOSFET を使用し、ハイサイド側とローサイド側に HVIC やゲートドライバを構成した場合 主に電動工具、車載など低耐圧・大電流アプリケーション用途向け。 ローサイドゲートドライバは、使用するパワートランジスタによっては省略可能です。 VREF UVLO VERR GND FG2 VDD Output Logic Control Logic -+ WL VL UL WH VH UH ILIMIT PWM Logic VLA N N S S Motor Clock Generator VM GND Lead Angle 4Bit A/D Conv. 6Bit A/D Conv. H1- H2- H3-H3+ H2+ H1+ FG1 Lock Det +15V +5V R1 R2 R3 R4 C2 C1 C3 C4 C5 C6 CTNJU7387
■アプリケーション回路例3 出力部に Nch MOSFET を使用し、ハイサイド側とローサイド側に個別にフォトカプラタイプのゲートドライバを使用 した場合 主に低耐圧アプリケーション用途向けの廉価版。 ローサイドゲートドライバは、使用するパワートランジスタによっては省略可能です。 VREF UVLO VERR GND FG2 VDD Output Logic Control Logic -+ WL VL UL WH VH UH ILIMIT PWM Logic VLA N N S S Motor Clock Generator +24V GND Lead Angle 4Bit A/D Conv. 6Bit A/D Conv. H1- H2- H3-H3+ H2+ H1+ FG1 Lock Det +15V フォト カプラ フォト カプラ フォト カプラ フォトカプラ フォトカプラ フォトカプラ R1 R3 R4 +5V C2 C1 C5 C6 C4 R2 C3 CTNJU7387
■アプリケーション回路例4 出力部にIPM を使用した場合 主に家電用途など高耐圧アプリケーション向け。 VREF UVLO VERR GND FG2 VDD Output Logic Control Logic -+ WL VL UL WH VH UH ILIMIT PWM Logic VLA N N S S Motor Clock Generator VM GND Lead Angle 4Bit A/D Conv. 6Bit A/D Conv. H1- H2- H3-H3+ H2+ H1+ FG1 Lock Det +15V +5V R1 R2 R3 R4 C2 C1 C3 C4 C5 C6 CBO O T CT IPMNJU7387
■特性例 電源電圧(VDD) 対 消費電流(IDD) Ta=25ºC, Io=0mA 0.0 0.5 1.0 1.5 2.0 2.5 3.0 0 1 2 3 4 5 6 7 VDD [V] IDD [ m A ] 電源電圧(VDD) 対 PWM発振周波数(fPWM) Ta=25ºC 18 19 20 21 22 4 4.5 5 5.5 6 6.5 7 VDD [V] fPW M [ kH z] 出力電流(IO_SOURCE) 対 H出力電圧(VOH) VDD=5V, Ta=25ºC 4 4.5 5 0 5 10 15 IO_SOURCE [mA] VO H [ V ] 出力電流(IO_SINK) 対 L出力電圧(VOL) VDD=5V, Ta=25ºC 0 0.1 0.2 0 5 10 15 IO_SINK [mA] VO L [ V ] FG出力電流(IFG) 対 FG L出力電圧(VFGL) VDD=5V, Ta=25ºC 0 0.05 0.1 0 1 2 3 4 5 6 7 IFG [mA] VFG L [ V ] ホール入力電圧範囲(VICMIH) 対 ホール入力ヒステリシス電圧幅(VHYSIH) VDD=5V, Ta=25ºC 8 10 12 14 16 18 20 22 24 26 28 0 0.5 1 1.5 2 2.5 3 3.5 4 4.5 5 VICMIH [mV] VH Y S IH [ V ]NJU7387
■特性例 接合部温度(Tj) 対 消費電流(IDD) VDD=5V, Io=0mA 1.6 1.8 2.0 2.2 2.4 2.6 2.8 -50 -25 0 25 50 75 100 125 150 175 Tj [ºC] IDD [ m A ] 接合部温度(Tj) 対 PWM発振周波数(fPWM) VDD=5V 16 18 20 22 24 -50 -25 0 25 50 75 100 125 150 175 Tj [ºC] fPW M [ kH z] 接合部温度(Tj) 対 H出力電圧(VOH) VDD=5V, IO_SOURCE=3mA 4.5 4.6 4.7 4.8 4.9 5 -50 -25 0 25 50 75 100 125 150 175 Tj [ºC] VO H [ V ] 接合部温度(Tj) 対 L出力電圧(VOL) VDD=5V, IO_SINK=3mA 0 0.02 0.04 0.06 0.08 0.1 -50 -25 0 25 50 75 100 125 150 175 Tj [ºC] VO L [ V ]接合部温度(Tj) 対 UVLO検出電圧(VDUVLO,VRUVLO)
3.8 3.9 4.0 4.1 4.2 4.3 4.4 -50 -25 0 25 50 75 100 125 150 175 Tj [ºC] VD U V L O , VR U V L O [ V ] V RUVLO VDUVLO 接合部温度(Tj) 対 ホール入力ヒステリシス電圧幅(VHYSIH) VDD=5V, VIH=2V 0 5 10 15 20 25 30 35 40 -50 -25 0 25 50 75 100 125 150 175 Tj [ºC] VH Y S IH [ m V ]
