第 4 章 各要素回路を用いて構成した PLL のシミュ レーション結果
4.1 XOR-PD + Current-Starved VCO + LPF +分周器
第3章で説明したXOR型位相比較器(回路図:図2.12、レイアウト図:図3.10) と、Current-Srarved VCO(回路図:図2.6、レイアウト図:図3.1)、分周器(回 路図:図2.30、レイアウト図:図3.26)を用いてPLLを構成した。このPLLの 回路構成を図4.1に示す。このPLLに使用するローパスフィルタを数種類設計 し、それらを用いてシミュレーションした。
VoutXOR Vout_LF
Vout_div Vout_csvco
図4.1 PLL(XOR-PD+Current-Starved VCO+LPF+分周器
4.1.1 R
F=213k
Ω、C
F=10pF(R
FC
F=2.13
μs)
のLPF
の場合図4.1に示したPLLに用いたフィルタを、RF=213kΩ、CF=10pF(時定数=2.13 μs)としてレイアウトした。このフィルタの位相特性および利得のシミュレーシ ョン結果を図 4.2 に示すが、上段の波形(黄緑)は位相特性を、下段の波形(桃色) は利得を示す。
図 4.2 ローパスフィルタ(R=213kΩ、C=10pF)の位相特性および利得のシミ ュレーション結果
このフィルタの利得は、次式のようになる。
( )
21
1 1
1 1 1
inVCO F F
outXOR F F F F F
F
V j C j F
V R j C R C R
j C
ω ω
ω ω
ω
= = = −
+ −
+
C R (4.1)
( )
21 1
inVCO
outXOR F F
V
V = + ωC R (4.2) 位相は
(4.3) tan (1 C RF F)
θ = − − ω
となる。特に、ローパスフィルタのカットオフ周波数ω=1/RFCF(すなわちf=1/(2 πRFCF)≒75kHz)では、
1 3
2
inVCO outXOR
V dB
V = ≒− ,
tan 11 45 θ = − − = − o
となる。それ以上の周波数では、-20dB/dec.で減衰し、周波数が高い領域では 位相遅れは約90°となる。
図4.1に示した構成のPLLのレイアウト図を図4.3に示すが、この大きさは 縦約200μm、横約370μmである。このレイアウトパターンから抽出したデー タを用いて、PLLの入力に振幅1.8V の1MHzのパルスを入力し、フィルタの 出力電圧の初期値を0Vとしてシミュレーションした結果を図4.4に示す。
図4.3 PLL(XOR-PD+Cuurent-Starved VCO+LPF(CR=2.12μs)+分周器)
図4.4 PLL(XOR-PD+Cuurent-Starved VCO+LPF(CR=2.12μs)+分周器)の
図4.4に示す波形は、最下段の波形(黄緑)はPLLへの入力信号fin(=1MHz)、下 から二段目の波形(青)はXOR型位相比較器の出力信号VoutXOR、下から三段目の 波形(桃色)はローパスフィルタの出力電圧Vout_LF、下から四段目の波形(黄色)は Current-Starved VCOの 出 力 電 圧 波 形Vout_csvco、 上 か ら 二 段 目 の 波 形 は Current-Starved VCOの出力周波数fclockの値、最上段の波形(黒)は分周器の出力 波形Vout_divを示す。
図4.4に示したように、シミュレーションのスタートから約15μs経過すると、
PLLへの入力信号波形と分周器の出力波形の位相はπ/2 ずれ、ローパスフィル タの出力電圧Vout_LFがVDD/2=0.9V付近に落ち着きロックする。しかし第2章で 述べたとおり、位相比較器にXOR型位相比較器を用いた場合、フィルタの出力 電圧は常に変動するためVCOの発振周波数もぶれてしまう。図 4.4 に示したシ ミュレーション結果ではフィルタの出力電圧Vout_LFはリプルを含んでおり、
Current-Starved VCOの出力発振周波数は100MHzからぶれ、ジッタが大きく
なる。Vout_LFつまりVCOの入力電圧は0.9Vを中心に最大で約0.1V振れているの
で、式(2.7)とFastモデルでのシミュレーションにより得られたCurrent-Starved VCOの利得KVCOc=1.67×109[rad/V/s]により、出力発振周波数は 100MHzを中 心に、最大で
1.67 109 0.1 26.6
2 MHz
π
× ×
≒
ほどぶれることが分かる。つまり、図 4.1 に示したPLLにローパスフィルタ (RF=213kΩ、CF=10pF)を適用した場合、Current-Starved VCOの出力発振周 波数は、約 87MHzから約 113MHzとなる。ただしこれには、VCOそのものの ジッタを考慮にいれていない。
4.1.2 R
F=500k
Ω、C
F=10pF(R
FC
F=5
μs)
のLPF
の場合図4.1に示したPLLに用いたフィルタを、RF=500kΩ、CF=10pF(時定数=5μ s)とした。このフィルタの位相特性および利得のシミュレーション結果を図4.5 に示すが、上段の波形(緑)は位相特性を、下段の波形(桃色)は利得を示す。この フィルタは、カットオフ周波数ω=1/RFCF(すなわちf=1/2πRFCF≒32kHz)で、
振幅が3dB減衰し、位相は45°遅れる。
図 4.1 のようなPLLを、RF=500kΩ、CF=10pFとしたとき、PLLの入力に振 幅 1.8Vの 1MHzのパルスを入力し、フィルタの出力電圧の初期値を 0Vとして シミュレーションした。結果を図4.6に示すが、下段の波形(黄緑)はフィ
図 4.5 ローパスフィルタ(R=500kΩ、C=10pF)の位相特性および利得のシミ ュレーション結果
図4.6 PLL(XOR-PD+Cuurent-Starved VCO+LPF(CR=5μs)+分周器)の シミュレーション結果
ルタの出力電圧を、上段の波形(青)はPLLの出力発振周波数を示す。
図4.6に示したシミュレーション結果より、フィルタをRF=500kΩ、CF=10pF とすると、ロックするまでにかかる時間は約50μsとなり、4.1.1節で述べたPLL より約35μs長いことがわかる。また位相比較器を使用しているため、ロック後 のフィルタの出力にはリプルがある。しかしフィルタの遮断周波数が4.1.1節で 使用したフィルタに比べて低いため、フィルタの出力電圧に含まれるリプルが 小さくなり、結果的にPLLの出力周波数に含まれるジッタも小さくなっている。
図4.6より、ロック後フィルタの出力電圧は最大で約44mVぶれているので、出 力発振周波数は100MHzを中心に、最大で約11.7MHzぶれることが分かる。つ まりこのPLLの出力発振周波数は、約94.1MHzから約105.9MHzとなる。ただ しこれにはVCOそのもののジッタを考慮にいれていない。