Source-Coupled VCO

Source-Coupled VCOのレイアウト設計およびシミュレーションについて説 明する。第2章で述べた通り、Source-Coupled VCOの回路図は図2.8のように なる。Source-Coupled VCOの発振周波数fclocksは式(2.28)によって得られるが、

Current-Starved VCOと同様、容量Csを充電または放電する電流IDの正確な値 を知るためのデータがなかったため、IDをμAオーダーと仮定し、シミュレーシ ョンで目標の発振周波数である 100MHzが得られるようトランジスタサイズと 容量Csの値を調整してレイアウト設計した。

まず試作として、図2.8のトランジスタM1、M2、M5、M6のゲート長L1_6を 0.18μm 、トランジスタM3、M4のゲート長L3_4を0.5μm、トランジスタM1

～M6 のゲート幅Wを 3μm、容量Csを 10pFとしてレイアウト設計した。この レイアウトパターンから抽出したデータを基に、Source-Coupled VCOの入力電

圧VinVCOsを0.9V(=VDD/2)としてシミュレーションした結果、出力発振周波数は

約47MHzとなった。この発振周波数は目標の 100MHzを全く満たしていない。

Source-Coupled VCOの発振周波数を上げるためには、式(2.28)よりIDを大きく すればよいので、トランジスタのゲート幅Wを大きくして発振周波数fclocksを 100MHzに近づけた。L1_6=0.18μm、L3_4=0.5μm、W=8.2μm、Cs=10pFとし たとき、出力をフルレベルにするためにインバータでバッファリングすると、

シミュレーションより発振周波数fclocksは約 104MHzとなった。この回路のレイ アウト図を図3.3に示す。

図 3.3 に示したSource-Coupled VCOの入力電圧VinVCOs対出力発振周波数

fclocksのシミュレーション結果を図 3.4に示す。VCOを設計するうえで注意すべ

きことは、入力電圧が上がるにつれ発振周波数も上がるように設計するという ことであるが、図3.4のグラフから分かるように、このSource-Coupled VCOは

Vinvco＞0.9Vの範囲で発振周波数fclocksが下がっている。

図3.3 インバータバッファ付きSource-Coupled VCO(L1_6=0.18μm、

L3_4=0.5μm、W=8.2μm、Cs=10pF)のレイアウト図

図3.4 インバータバッファ付きSource-Coupled VCO(L1_6=0.18μm、L3_4=0.5

0 20 40 60 80 100 120

0 0.2 0.4 0.6 0.8 1 1.2 1.4 Vinvco[V]

clocksf[MHz]

この原因を説明する。図3.5において、トランジスタM5とM6は電流ID’を引 き込む定電流源として、M1とM2は単なるスイッチと考えられる。

図3.5 Source-Coupled VCOに流れる電流

図3.5において、M1がOFFでM2がONのとき、トランジスタM2に流れる電 流をIM2とすると、

2 = + '

M D D

I I I

と書ける。IM2は限られた量の電流しか供給できないので、入力電圧VinVCOsが上 昇しID’がある値より増加すると、キャパシタCsに流れる電流IDが減少する。IDが 減少すると、キャパシタCsを充放電する時間が長くなり、発振周波数が下がっ てしまう。ゆえにこのSource-Coupled VCOはVinVCOsが0.9V付近より大きくな ったとき発振周波数が下がってしまうのである。したがってIM2は、トランジス タM5、M6 に流れる電流よりも十分に大きな値にする必要がある。トランジス タM1、M2、M5、M6のゲート長L1_6を0.18μm、トランジスタM3、M4のゲ ート長L3_4を 0.5μm、トランジスタM5、M6 のゲート幅W5_6を 8.2μm、トラ ンジスタM1、M2、M3、M4のトランジスタ幅W1_4をW5_6の3倍である24.6μ m、Cs=10pFとし、出力VoutVCOs、_VoutVCOsに図3.6に示すディファレンシャルバ ッファを接続して再度シミュレーションした。このときのSource-Coupled VCO の入力電圧対出力発振周波数の関係を、図3.7に示す。

図 3.6 ディファレンシャル・バッファ回路

0 50 100 150 200 250 300

0 0.2 0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 Vinvco［V］

fclocks［MHz］

図3.7 ディファレンシャル・バッファ付きSource-Coupled VCO(L1_6=0.18μm、 L3_4=0.5μm、W5_6=8.2μm、W1_4=24.6μm、Cs=10pF)の入出力特性のシ ミュレーション結果

ここで、図3.6に示すディファレンシャルバッファについて説明する。VoutVCOs＜

outVCOs

V のとき、トランジスタM3 に流れる電流IM3はM4 に流れる電流IM4より も大きくなるが、M1に流れる電流IM1とM2 に流れる電流IM2はミラー効果によ り等しくなるので、IM3＞IM1となる。IM3とIM1 の差(IM3－IM1)が、IM3=IM1とな

るまでノードV0をGNDへ向けディスチャージするので、出力Vout_bufはVDDに向 けて上がる。またVoutVCOs＞_VoutVCOsのとき、トランジスタM4に流れる電流IM4は 電流IM3より大きくなるが、IM1とIM2はミラー効果により等しくなるので、IM3＜ IM1となる。このため、IM1とIM3 の差(IM1－IM3)は、IM1=IM3となるまでノードV0

をVDDに向けチャージする。したがって、出力Vout_bufはGNDへ向けて下がる。

これまでに示したSource-Coupled VCOの出力にインバータを接続してフルレ ベルの振幅にもどす方法より、図 3.6 に示したディファレンシャルバッファを Source-Copled VCOの出力に接続しフルレベルの振幅を得る方法の方が、より 正確な周波数を得られる。

図3.7に示した入出力特性は、滑らかな右上がりの曲線になっている。しかし、

VinVCOs=0.9Vのとき、fclocks=約208MHzとなっている。これを図3.8に示すよう

なTフリップフロップを用いて1/2に分周し、目標周波数の100MHzに近い周波 数を得る。

図3.8 Tフリップフロップ回路図

1/2に分周したVCOの入出力特性を図3.9に示す。図3.9より、VinVCOs=0.6V のときfclocks=57.27MHz、VinVCOs=1.0Vのときfclocks=125.35MHzとなっているこ と が 分 か る 。 こ れ を 用 い て 式(2.7)よ り 、 図 3.9 に 示 し た 特 性 を も つ Source-Coupled VCOの利得KVCOsは、次のように表せる。

[ ]

6 6

125.35 10 57.27 10 9

2 1.07 10 / /

1.0 0.6 π

× − ×

= ⋅ = ×

−

KVCOs rad V s

また、このシミュレーションでは、入力電圧を一定にしても出力発振周波数が 5MHzほどぶれることが確認できた。これは、Source-Coupled VCOがもつジ ッタであるが、これほどジッタが大きくなったのは、ディファレンシャルバッ ファを用いてフルレベルに戻した信号を、Tフリップフロップで1/2に分周した ためだと考えられる。図3.9に示したプロットは、発振周波数の平均値である。

0 20 40 60 80 100 120 140

0 0.2 0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 Vinvco[V]

fclocks[MHz]

57.27MHz

125.35MHz

図3.9 ディファレンシャル・バッファ付きSource-Coupled VCO(L1_6=0.18μm、 L3_4=0.5μm、W5_6=8.2μm、W1_4=24.6μm、Cs=10pF)を1/2に分周した ときの入出力特性