Si CMOS 代替技術と配線との関連事項

Si CMOS

素子の代替として様々な新規のスイッチ方法が追求されている。新規素子は異なる利点と制限

を与えるために、それぞれに最適な配線技術が大きく異なる可能性は高い。新規素子は電界効果型と非 電界効果型の

2

種類に大きく分類される。電界効果型においては、ゲートに印加された電圧によりポテン シャルバリアの高さと幅の両方もしくはどちらかが変調される。さまざまな新規素子が

Si CMOS

スイッチを 増幅もしくは置き換えるために調査されている。これまで探求されてきたオプションは、Si ナノワイヤーやカ ーボンナノチューブ、グラフェンナノリボンといった新規材料からなる電界効果型トランジスタから、電子スピ ンのような新たな計算上の状態変数に基づいた全く異なる素子までさまざまである。これら新規の素子はそ れら固有の性質に基づき評価されているが、接続の観点からも評価されるべきである。さもなくば、配線と の相関で発生する遅延やエネルギー損失によりこれら新規素子の固有の特性が消失するおそれがある。

このことは特に素子と配線部が同一の材料が形成されるような新規素子（ネイティブ素子配線）において重 要である。カーボンナノチューブやグラフェンナノリボン、シリコンナノワイヤーがそれら材料の例である。ま た、非電荷型素子も局所的には状態変化を高速で低エネルギーにて伝える必要性がある。さもなくば、信 号変換に必要な回路や遅延、エネルギー損失が許容されなくなる。この節ではネイティブ素子配線に相関 する配線での課題と機会を論ずる。

5.6.1 新規電界効果型素子

Thermionic FETs: 電界効果型素子の大半はゲート電圧によりポテンシャルバリアが変調される熱電子放

出により動作する。このカテゴリーに分類される新規素子は、高移動度の新チャネル材料とゲート、チャネ ル間の高い静電結合のどちらか、もしくはその両方を組み合わせたものを使用する。このようなトランジスタ

は高い

Ion（低出力抵抗）と低い入力寄生容量を持つ。そのため、このような素子を用いる場合は配線抵抗

と容量はより重要な要素となる。

Steep Sub-Threshold FETs: 新規

FET

の主要分野ではキャリアの熱電子放出に頼らないため、60mV/dec の閾値変動には制限されない。例えばトンネル

FET

では電流制御のためにゲートからの電界によりポテン シャルバリアの幅を変調する。このような素子では大きな出力抵抗をもつ傾向があるために低い動作電圧

では

Si CMOS

を凌ぐ特性が予想される。低電圧

CMOS

での出力抵抗の大きさや急峻な閾値を持つ新規

素子では配線抵抗の影響は非常に小さくなる。したがって、このような高抵抗素子では最小の配線間容量 を持つ配線技術と形状が最適である。

Nanoelectromechanical Switches: 従来のリレーと同様の動作を行う。このようなスイッチの出力抵抗は小さ

く、またリーク電流が殆どもしくは全く無い傾向にある。しかしながら遅延は

RC

がチャージアップする時間 では無く機械的動作に支配される。設計者は過去多数の素子が並列動作し機械的な遅動スイッチが部分 的に被覆されるような複雑なゲートを持つ新しい回路様式を提案してきた。速度の観点では配線抵抗と容 量はこのような回路ではさほど重要では無い。しかしながらエネルギーの観点においては配線容量が電力 損失に影響を及ぼす。さらに大きな論理出力数を持つ回路様式では配線長の増大を招き、配線密度が配 線技術の最適化において主要なドライバとなる。

Atomic or Molecular Switches: これは依然初期段階にある。一般的に分子スイッチでは非常に大きな出力 抵抗と小さな寄生容量が予想される。そのため分子スイッチでは最小の容量を持つ配線技術候補が最適 であり、配線抵抗は二の次である。

Spin Devices: Spin FETと

spin MOSFET

は電子スピンを内部のスイッチ動作メカニズムとして用いる。しか しながら、入力と出力の観点では、ゲート電圧がソースからドレインへの電流を制御する他の

FET

と類似し ている。このような素子では配線は出力抵抗と入力の容量と関わりを持つ。

5.6.2 新規非電界効果型素子

すべての電界効果スイッチは最終的には熱雑音による電力損失制限に直面すると予想される[93]。電力 の障壁を乗り越えるために、CMOS ナノエレクトロニクスの性能を向上させるか置き換えることができる新規 の素子を発明するために電子電荷以外の状態変数が探求されてきた[94-97]。新規の状態変数の例として は、励起子と呼ばれる電子とホールのペアの存在を変数とする電子スピンや、グラフェンでの擬スピンがあ る[96, 98]。

All Spin Logic: 強磁性体やトンネル接合、双安定ナノ磁石を用いた全スピン論理素子が提案されている

[95]。これら論理回路技術には情報処理のために五つの機能が必要であることが示されている。それらは

連結可能性、非線形性、フィードバック消去と利得、およびブール演算の完全集合である[95]。この論理回 路では、スピン偏極電流がナノ磁石の接触により非磁性のチャネルへ注入される。チャネルでのスピン密 度の変化が他のナノ磁石の帯磁方向を切り替える。入力と出力共に電子もしくはホールのスピン自由度に より表わされるこのような論理回路や技術においては、スピン情報はドリフトや拡散、バリスティックの方式に より伝達される。このような配線の主な利点は情報伝達に伴う配線容量の充電や放電が行われないために 電気的配線と比較して電力の消費は少ない。しかしながら、特に配線長が長い場合において、ドリフトや拡 散に基づいた配線は一般的に速度が遅い。更には、スピン緩和長は有限であり数

µm

オーダーである。も し配線がスピン緩和長より長い場合、信号長は指数関数的な遅延を生じる。

Spin Wave Devices: スピンを用いたロジック回路においてスピン波が情報伝達に使用できることが最近実

証されてきた[100, 101]。スピン波とは、磁化方向の周囲にある秩序立てられたスピン格子における集団振 動である。磁性材料の隣接スピン間での交換相互作用が強磁性材料でのスピン波速度の上限を決定する。

高いキュリー温度をもつ

Fe

や

Co

のような材料ではスピン波速度が

10

⁵

m/s

を超過しないことが経験的に分 かっている[101]。NiFe でのスピン波バスでは静磁波伝播モードでの最大集団速度はＧＨz 周波数範囲で は

10

⁴

m/s

であり、更に高い周波数では連続的に減少する[101]。そのためスピン波においても電気配線と 比較すると速度が遅い。

5.6.3 SI CMOS代替技術における輸送メカニズム

従来の

RC

配線は拡散により電流を伝播している。拡散を用いた配線における遅延は

L

²

/D

に比例する。

ここで

L

は配線長、Dは拡散定数である。分布

RC

回路の拡散定数は

1/r

int

c

intで表わされる。ここで

r

intと

c

intはそれぞれ単位長さ当たりの抵抗と容量の値である。電流信号は

LC

回路を通して電磁波としても伝達 され、その遅延は

L/c

0に比例する。ここで

c

0は絶縁膜中の光速である。このような配線はパッケージや回 路基板ではしばしば見られ、グローバル配線のようなオンチップでのメタル配線の最上層でまれに見受け られる。バリスティック伝導体も配線長に線形的に比例した遅延を持つ配線となり得る。バリスティック伝導 体では電子はほとんど散乱せず、配線抵抗は量子抵抗

R

Qに支配される。電流信号を伝導するバリスティ ッ ク 伝 導 体 の 遅 延 は

R

Q

c

int

L

に 比 例 す る 。 こ こ で

R

Qは 伝 導 チ ャ ネ ル の 数 に 依 存 す る （ お お よ そ

12.9kΩ/N

chan）。量子抵抗は量子伝導体と従来の三次元接続間の伝導チャネル数の不整合によって生じて

いる。配線と素子間にそのような不整合の無い生来のバリスティック配線においては、量子抵抗の項が無く なり遅延は

R

on

c

int

L

に比例するようになる。ここで

R

onは素子抵抗である。

非電流形式の情報伝達手法として様々な輸送メカニズムが存在する。電子スピンのようなキャリアが関係す る方法では拡散ドリフトやバリスティック形式により伝達される[97]。これらの輸送メカニズムでは電荷自体の 移動は起きる場合とそうでない場合がある。例えば、送信側において、あるスピン配向をもつ電子が注入さ れ、反対のスピン配向を持つ同数の電子が取り除かれた場合、配線からの正味の電荷数の増減は無いた め電流信号は生じない。しかしながら、配線の反対側に拡散するようなスピン密度の濃度勾配が生じる。非 局所スピンバルブはこの原理に基づいて動作する。この種類の配線における拡散係数は電子の拡散係数 となり電流を用いる

RC

配線の

1/(r

int

c

int

)よりもかなり小さいことがしばしばである。スピンのドライバ回路から

レシーバ側の間に電圧が印加された場合、電子は平均的なドリフト速度にて移動し、そのようなドリフトベー スの配線での遅延は

L

²

/(Vμ)に比例するようになる。ここで μ

は移動度で

V

は印加電圧である。代表的な ケースは従来のスピンバルブである。配線伝導体がバリスティックである場合、電子はほとんど拡散を経験 せずにフェルミ速度 vf

. で移動する。そのような配線では遅延は L/v

f

.に比例する。

電流とスピンに基づいた拡散性の配線では、拡散係数が基本的に異なるため何桁も異なる速度をもつ可 能性があることは留意すべきである。電流を用いる配線では信号はキャリア自身よりも早く伝播する。同様 に、電流とスピンによるバリスティック配線の伝播速度も非常に異なる可能性がある。

スピン情報は移動電子無しにスピン波により伝播される可能性がある。スピン波とは電磁波に関する電子 磁気モーメントの歳差運動の集合体である。スピン導波路は、強磁性フィルムもしくは反強磁性フィルム、フ ェライトといったものからなるワイヤーやそれらの組み合わせの磁気フィルムにて作成できる。スピン波の信 号伝播速度は導波路の材料や構造、スピン波の周波数、外部磁気フィルムの大きさや配向に依存する。ス ピン波配線の遅延は

L/v

SWで表わされる。ここで

v

SWは材料中でのスピン波の伝播速度である。

電流を用いない配線の消費電力はドライバとレシーバに強く依存する。例えば、正味の電荷量が一定で保 たれるようなバリスティックや拡散に基づいた配線においては、エネルギーは消費されない。したがって消 費電力は、レシーバや配線に沿ったスピン緩和率、ドライバ側のスピン注入効率、そして駆動回路の電気 抵抗において必要とする最小スピン電流により決まる[97]。Figure INTC36 では異なる輸送メカニズムに対 する遅延と配線長の相関の

14nm node

における比較を示す。

ドキュメント内 INTERNATIONAL (ページ 86-91)