絶縁信頼性

経時絶縁破壊 （TDDB） は急速に

BEOL

絶縁信頼性評価の標準試験として受け入れられてきている。

すでに多くの要因やメカニズムが認識されているが、物理的な理解の面では、まだまだ完璧からは遠い。

基本的に、絶縁信頼性は故障個所とメカニズムによって Figure INTC12に示すように分類される。

Figure INTC12 Degradation paths in Low-κ damascene structure

A) CMP

界面は常に

BEOL

絶縁破壊の最も懸念されるものに含まれる。 傾斜を持った絶縁溝は

CMP

界面が他の界面に比べて電界強度のより強いところに結びつき、本質的により弱い箇所になる。こ れは、銅の存在にょりさらに悪化する。 CMPプロセス中や

CMP

と絶縁バリア堆積の間の、銅の酸化やイ オン化が

TDDB

寿命劣化の主要因という結果が示されてきた[1]。 Figure INTC13 は絶縁破壊への

CMP

と

CMP

後の保持時間の影響を示している。 さらに、TDDB 寿命を保持するには、CMP界面の水 分を単純に熱で除去しただけでは不十分で、他の物理的な方法を併用しなければならない[2, 3]。 さら に、部分的に加工したダマシン基板を使って、残留

Cu

の量と絶縁信頼性の定量的関係が明らかにされ、

残留

Cu

の上限値が

10

¹²

atoms/cm

²

と設定された[4]。

Figure INTC13 Impact of CMP and post CMP delay time on dielectric breakdown: Dielectric breakdown voltage decreases as post Cu CMP delay time increases [2]

B)

もうひとつの明文化された

Low-κ

信頼性課題は、パターン加工中の配線層間絶縁膜のダマシン 集積化に関係する。SiOCH を基盤とする

Low-κ 絶縁膜が加工プラズマ（エッチ／剥離）に晒されるとき、

炭素の消失やシラノール基の侵入など、望まない変質が生じる可能性がある[5]。 Low-κ 絶縁体の撥水 性が劣化し、結果としての吸湿が信頼性懸念につながるであろう[6, 7]. Figure INTC14は Low-κ TDDB 寿命へのプラズマの影響を示している。 先に述べた効果は認識され、対策が打たれてきているが[5]、 こ れらの相互作用やダマシン製造プロセスとの関連はさらに検討が必要である。 現段階で、 故障は一般 に絶縁材料固有の性質より、インテグレーション方法の影響がより大きい。

Figure INTC14 Impact of plasma process on Low-κ TDDB [7]

C)

次の Low-κ 信頼性課題もダマシンインテグレーションに関連する超低誘電率絶縁体（ULKs）の ポアシールプロセスである。誘電率が

2.0

のマイルストーンに徐々に近づくにつれ、そのような Low-κ 絶 縁膜は高い空孔率を持ち、誘電率を犠牲にすることなくシールすることが極めて困難である。ULKのイ ンテグレーション法は 慎重に信頼性評価を行う必要がある[8]。 Figure INTC15 はポアシールの Low-κ 信頼性 post-etch-burn-out （PEBO） と post-CMP-burn-out（PCBO）材料の影響を示している。

Figure INTC15 Effect of pore sealing on Low-κ reliability: breakdown electric field at T=100°C for a 50nm dielectric spacing of PEBO- and PCBO-integrated porous SiLK

^TM

[8]

D)

ターゲットの誘電率が微細化に伴って減少するにしたがって、バルク／物質本来の誘電的性質 の信頼性への影響が見えてくる可能性がある。例えば、ポロジェン（空孔形成剤）の残留物が信頼性同 様、機械的特性に影響することが示されている[9, 10]. リモート

He/H

2 プラズマで残留ポロジェンを取り除 くことで、 リーク電流は数桁減少し、絶縁破壊電圧が Figure INTC16の中のデータに示されているように 向上する。さらに基礎的なポロジェンキュアの Low-κ 絶縁信頼性への影響の検討が必要である。

Figure INTC16 Impact of bulk Low-κ property on Low-κ reliability: Leakage current density versus applied electric field for two CVD Low-κ after curing and after curing and porogen removal by He/H

2

plasma [10]

先に述べた BEOL 絶縁劣化箇所、メカニズムと、ダマシンインテグレーションでの様々な影響要因の合 併、相互作用から、基本的な Low-κ 信頼性評価には専用のテスト構造が欠かせない。 Figure INTC17

に示すような特別な平面容量のテスト構造では、CMP やプラズマ加工などプロセス中や、電気的特性評 価でのプローブによる圧力の影響がなく、有効な絶縁信頼性の発見に結びついてきた[11]。 絶縁溝側 壁へのインテグレーションプロセスの影響を模擬できる新しいテスト構造は、ダマシンプロセス中で受ける 実際の状態をより良く理解するのにも重要である。

Figure INTC17 Cross-section and top-down schematics of Low-κ planar capacitor structure designed for intrinsic TDDB study of barrier/Low-κ for damascene integration [11]

現在、ほとんどの

TDDB

測定は静的条件下、すなわち一定の電圧もしくは電流下で、行われる。動的条 件下での評価は重要であるが、ほとんんどなされていない。 ひとつには、極性変えた時、 （AC 対 DC

[12]）

欠陥の緩和が起こる可能性があり、長寿命になる。一方、典型的な配線構造は金属-絶縁体-金属

型であるが、 ストレス中にできた絶縁欠陥は修復できず、期待された長寿命化の効果は小さい。TDDB

と

EM、 SIV、 密着応力他との相互作用については、あまり検討がなされていない[13]。

エアギャップインテグレーションでは明らかに物理が変わる。エアギャップでは、界面のみが影響すると考 えられ、信頼性マージンは界面の質に依存して、配線間に絶縁膜がある場合より良い可能性も悪い可能 性もある。例えば、あるエアギャップ法では、致命的な

CMP

界面の影響を取り除く。

TDDB

の一方で、三角電圧掃引測定 （TVS） や様々なで電圧ランプ法が電気的に活性な成分を検出す るのに使われる。一般に、ストレス条件は実際の使用条件により近いことが望ましく、パッケージレベルの 低電圧

TDDB

測定がもっとも直接的な方法であるが、時間を要する[14]。 最後に、真性の信頼性性能 指数と限界の確立が大変重要になると考えられる。

3.3.2 絶縁信頼性への_LERとビアのミスアライメントの影響

配線間の電界は局所的に

LER

やミスアライメント・ビア （MV）によって大きくなる。LER はトランジスタゲ ートや配線のリソグラフィーとエッチングに起因する。 それは加工したポリシリコンや金属配線の不規則な 側面形状からなり、ナノメートルサイズの突起やノッチを特徴とする。配線における

MV

はパターン工程 でのアライメント精度限界による。いずれの場合も、電界の増加が二つの明確な効果によって引き起こさ れる。すなわち局所的な配線間隔の減少と、LER 突起や

MV

におけるステップでの電荷密度の増加で ある。それらの相対的な重要性は技術ノードが進むほど、より顕著になる[15]。

配線において同時に存在する

LER

と

MV、その結果生じる電界の増加は、幅の狭い配線においては無

視できない。ビアつきの短い配線（~10m）では、LER の影響は確率的になる、すなわち短い配線ほど

MV

の影響が大きくなる。一方、長い配線 （> 10m）では

MV

と

LER

の両方が電界の増加に寄与する。

異なるスケーリングシナリオにおいて、二つの電界増加要因の相対的な寄与に応じて、どちらかが支配 的になる[16]。

ローカル配線の導入では、LERと

MV

による電界強度の増加は、配線長が短く、最少寸法に近いため、

より深刻である。

3.3.3 信頼性評価、モデル化とシミュレーション

TDDB

加速モデルは、動作条件での絶縁信頼性マージンを記述し予測する上で基本である。典型的な 試験は、高電界で実施し、それらのデータが動作条件での寿命予測に用いられる。この場合、データか ら数桁を超える外挿を伴うことが多い。予測方法のコンセンサスが得られていないため、ここが明らかに 進展の必要とされている分野である。技術ノードとともに信頼性マージンが減少するにしたがって、安全 サイドのモデルは、使用条件で外挿した場合、要求寿命を満たさないかもしれない。最も安全サイドの

E

モデルは、まだ広く使われ、短時間でできる評価法であるが、すでにパッケージレベルの低電界での長 時間試験においては成立しないことが示されている[17]。長期間のパッケージレベル

TDDB

試験データ を全部使って、統計的な最尤パラメータを比較した重要な研究では、κ-値が

3.2

から

2.5

までにおいて、

少なくともべき乗則、あるいはもう少し複雑な形として、Figure INTC18に示す衝撃ダメージモデルでの低 電界への外挿で評価できる[18, 19]。 電子の伝導メカニズムと、銅／汚染金属のドリフトに関係する現象 に結びつけた、より基礎的な検証が必要である。

Figure INTC18 Likelihood ratio of the simultaneous fits of all lifetime models for the 4 data sets of TABLE I with κ≥2.5. E-model was used as a reference and its likelihood ratio is 1 by definition [19]

すべての加速モデルは電界依存が最重要である。局所的な電界増加につながるいくつかの要因があり、

空孔率 （空孔があることによって生じる電界増加）[20]、 ラインエッジラフネスやビアミスアライメントも含ま れる。 局所的な電界増加は破壊メカニズムを変えないが、浸透経路を短くする。

空孔率による局所電界の増加は材料とともにスケールし、空孔率から導かれる材料特性とみなせる。.

LER によって引き起こされる電界増加は、先端の配線アーキテクチャにおいても目に見える影響をもつ。

長い配線において、寸法縮小とともに

LER

が 増加し、その結果

LER

がない場合の予測寿命より低下す る。正確な

TDDB

予測モデルでは、この効果を考慮しなければならない[16, 21-24]。同時にモデルは、

これらの効果を勘定すべきである。さらに、考慮すべき外的なレイアウトや配線形状に関係した電界増加 要因も存在する。なぜなら電界増加の場所が最重要と考えられるからである[25]。特に、レイアウトのトポ ロジー（規則的か不規則か）と対応するアプリケーション（メモリかロジックか）によって、モデル化すべき特 徴的な形状（配線の角部、配線の曲部、スロープ形状の配線、ミスアラインしたビア、局所的に非対称な 断面）の存在が決まる。典型的なダマシン配線の

TDDB

試験構造は、曲線－櫛歯、櫛歯－櫛歯、平行 配線もしくはビアチェインである。実製品と関連付けるためには、レイアウト効果とともに配線長依存性も

1E-3 1E+1 1E+5 1E+9 1E+13 1E+17 1E+21 1E+25 1E+29 1E+33

Likelihood ratio

E

√E

Impact Damage Em

1/E

ドキュメント内 INTERNATIONAL (ページ 33-39)