4 プロセスモジュール
4.4 導電体膜解決策候補
“M0（メタルゼロ）”とよばれることもあるローカル配線は、隣接するトランジスタを接続するための極めて短
い配線に限定される。MPU、ASIC、DRAM 等のコンタクトとローカル配線については、タングステン（W）が引き続き使用されるだろう。ALD 技術は
CVD
と組み合わせて、シームのないW
埋め込みのために、まず利用されるようになっている。また、W-CVD では通常シランによる核生成ステップが用いられるが、こ れで形成される、Si リッチな
W
がプラグ内に占める割合が高くなるため、将来の技術世代においては、コンタクト抵抗が許容できないほど上昇してしまうことになるだろう。この
Si
リッチ層を極小化するか、この 層をなくすことが目標となる。W のコンタクトプラグとの置き換えとなる材料とプロセスとして、電気めっきCu [1]が検討されている。これらは“superfilling”（ボトムアップで膜が成長し、シーム形成の懸念がない）
挙動を示す。スタックキャパシタ
DRAM
における高アスペクトコンタクトのW
埋め込みのためには、ALD によるW
成膜の継続的な開発が必要である。最終的には、スタックキャパシタDRAM
のコンタクトに対 する長期的な要求に応えるために、新材料、新技術の開発が必要である。MPU
やASIC
のメタル1
配線および中間層の配線としては、Cu 配線を用いるのが望ましく、めっきによる成膜技術が近い将来の市場においてもなお支配的だろう[2-4]。シームのない埋め込みやより高いアス ペクト比に対応するために、電気めっき技術および装置の改良が継続的になされる。Cu
CVD/ALD
も 微細化に向けて必要な技術である[5, 6]。通常のCu
の熱負荷においても、微小なダマシン配線中のめ っきCu
を、優れたエレクトロマイグレーション耐性に要求される大きなグレインの竹状構造に変えるのが、困難になってきている事が報告されている。その結果、表面拡散と同様に
Cu
の結晶粒界は、将来にエ レクトロマイグレーションの潜在的不良モードとして考慮されなければならない。Cu 配線のエレクトロマイ グレーション耐性を改善する潜在的解決策はCu-Al [7]や Cu-Ti [8]などの Cu
合金を使うことである。合 金元素は、PVD Cu 合金シード層を使うことで採用され、その後、めっき後のアニールで配線全体に拡散 する。Cu-Al合金と界面の絶縁体Cap
を共に使用することで、エレクトロマイグレーション耐性を50
倍改 善できる結果が得られている。純金属配線と比較して、合金を使用することで、抵抗率の増加がみられる。MPU
やASIC
に用いられるメタル1
配線および中間層の最小幅のCu
配線には、電子散乱による抵抗増加がすでに起こっている[9-11]。しかし、これらの配線の配線長は技術世代に応じて短くなっているた め、影響は最小限に抑えられている。グローバル配線のレベルでは、はるかに幅広い配線が用いられる ため、サイズ効果の影響は最後まで受けないだろう。最小ピッチのグローバル配線の抵抗率はこの
10 年
で2
倍以上へと上昇することが予想される。このことは、大きな問題である。なぜなら、グローバル配線は、より長い距離を引き回されるため、メタル
1
配線や中間層配線よりも、もっと特性に影響を与えやすいか らである。この抵抗上昇の影響を緩和するためには、Cu の界面状態、微細構造、不純物レベル等の制 御が必要である。MPU
の配線は階層構造をとっており、グローバル配線のピッチと厚さは上層ほど大きくなっていく。最上 層のグローバル配線は世代が変わってもほとんど変わらないため、電子散乱の影響は受けないだろう。そのため、2013 年度版のロードマップ表ではグローバル配線ピッチは世代が進んでも一定としている。
金属の抵抗は温度依存性があり、それゆえに、IC チップの冷却は配線伝導率を改善するひとつの潜在 的解決策である。しかしながら、これはほとんどの消費財や携帯デバイスにとっては実用的ではない。
他に設計上の手法として、リピータの使用、またはドライバを大きくすることがあるが、両者ともチップサイ ズや消費電力に影響を与えてしまう。近い将来最も有望な解決策は、3次元
IC
を可能にする技術として の高密度TSV
を使用することである。この技術を使用することで、すべての配線長を削減でき、多様な 機能を実現できるSi
以外での解決策をも合体できる。配線幅が狭く抵抗が高くなってくるグローバル配 線の影響を最小にするため、もうひとつの近い将来での解決策は、設計と信号選択、パッケージ技術、の適切な組み合わせである。また、これらの問題を解決するための高周波や光技術の利用について、膨 大な量の研究開発が行われている。より、急進的な解決策には、超伝導、カーボンナノチューブ等がある。
3
次元IC
のすべての議論、高密度TSV
のロードマップ、そしてその他は、“TSV関連”の節に記述され る。無線デバイスと通信分野の市場の増大は、配線層に作り込む受動素子のプロセスや材料への注力に拍 車をかける。特に、歩留まりと信頼性を向上させるための、MIM キャパシタの電極形成方法および材料
に注目が集まっている。Al も
Cu
も、標準的なスパイラルインダクタに使用されているが、様々な磁性体 材料や、異なったインダクタのデザインがこれらのデバイスの面積を低減するために出現するかもしれな い。Figure INTC27 Conductor Potential Solutions
First Year of IC Production
Lo gic 1/ 2 P it c h
2013 40nm
2014 32nm
2015 2016 28nm
2017 2018 2019 20nm
2020 2021 2022 14nm
2023 2024 2025 10nm
2026 2027 2028 7nm Metal 0/Contact plug
ECD Cu etc
Barrier less conductor
CVD, PVD Cu reflow
This legend indicates the time during which research, development, and qualification/pre-production should be taking place for the solution.
Research Required Development Underway Qualification / Pre-Production Continuous Improvement
Metal 1, Intermediate wiring Alloy additions to Cu for reliability improvements (CuAl, CuTi)
Alternative materials w ith w eaker size effect (W, Mo, Ru …)