SKIROC2は、1MIP相当の信号とノイズの比がS/N >10という高い分離能力を目標値 として開発されている。SKIROC2のアナログ回路図を図3.1に載せる。
SKIROC2は、シリコン半導体からのアナログ信号が64 チャンネル分をそれぞれ、まず
前 段 増 幅 の プ レ ア ン プ に 入 る 。プ レ ア ン プ で は 、feedback capacitor(Cf) をSlow Control parameter(SC)で変更することによって増幅率を変えることができる。Cf は、0∼6 pFま で変えることができるが、6 pF の場合、増幅率が最小となる。ILC稼働時では、feedback capacitorは、6 pFでの運転を予定としている。次にプレアンプを出た信号は、Fast Shaper、 Slow Shaper(Gain=1)、Slow Shaper(Gain=10) の3 つ の 経 路 に 分 岐 す る 。こ れ は そ れ ぞ れ、トリガーライン、Low Gain ADC(150 - 2500 MIPs)、High Gain ADC(0.5 - 150 MIPs) に対応する。
Fast Shaperに入る信号は、高い増幅率をもつCRRC shaperに入り、その後discriminator を通って、閾値を超えた信号にトリガーがかかる。CRRC shaperはコンデンサ2つと抵抗2 つを用いた、微分回路と積分回路組み合わせもので、信号増幅率と立ち上がり時間を調節で きる波形成形器である。閾値は64チャンネル全体にかかる10-bit DACと、各チャンネルに 対し細かく指定できる4-bit DAC によって決められており、最小は0.1 MIPの信号までト リガーをかけることができる。トリガーにかかった信号は、Slow Shaperラインではデータ として保存される。
2つのSlow Shaper(G=1 or G=10)は、それぞれプレアンプから出力された波形に対し1 倍または10倍の増幅率を持ったCRRC shaperに入り成形される。トリガーがかかった信号
36 第3章 テストボードを用いたSKIROC2の性能評価
はその後、15個あるメモリーセル(Depth=15)にそれぞれのイベントの時間情報と共に保存 される。保存された電荷は、その後マルチプレクサー(MUX)を通り、電荷測定用の12-bit のピークホールド型ADCによってデジタル変換されデータとして保存される。
マ ル チ プ レ ク サ ー で は 、Slow Shaper(G=1)と Slow Shaper(G=10)と 時 間 情 報(TDC:
Time Digital Converter)を選択的に後段に流せるような機構である。MUXでどれを流すよ うにするかは、SCで設定することができる。SKIROC2のデジタル部では、アナログ部から 読み出されたデータを、第2章で説明したSKIROC2から読み出されるデータ方式に変換さ れる。SKIROC2は、power pulsing下で使用することで消費電力を1.5 mW/channel まで 抑えることができるように設計されている。SKIROC2は、プレアンプの前に3 pFのコンデ ンサが付いている(C test)。これは、任意波形生成器(ファンクションジェネレータ)から矩 形波等をを入れ、電荷に変換することでASICの性能を直接評価するためのラインである。
本論文での測定では、TDCはうまく動いていないことがわかっていたため、調査には用い ていない。また、本論文の説明の中で記述される閾値(DAC)は、10-bit DACのことを指し
ている。4-bit DACについては、制作元が調節のオーダーを間違えたために、ほとんど効か
ないため、使用していない。
3.1 SKIROC2の仕組み 37
図3.1 SKIROC2のアナログ部の回路図。左から右に信号が流れていく。
38 第3章 テストボードを用いたSKIROC2の性能評価