第 6 章 システム全体の動作試験
6.3 FEC+IFC+ROC の噛み合わせ試験
6.3.1 各種信号のチェック
次に、既成の読み出しシステムではなく、我々のシステムとFECの噛み合わせを行った。以下 では、順を追って、その様子をまとめる。VA32TAを動作させるには、まずチップの内部レジスタ 199ビットが正しくセットされる必要がある。この信号が我々のシステムにおいて期待通りに入力
6.3. FEC+IFC+ROCの噛み合わせ試験 47 されているかをオシロスコープで確認した。シリアルなシフトレジスタの入力(reg in)にシグナ ルを入力した場合、正しくラッチされていれば、もう一度同じコマンドを入力したときに、デー ジーチェーン用の出力(reg out)から同じシグナルが出てくるはずである。この両者の比較を行う ことで、レジスタへの書き込みが正常に行われていることを確認した。
つぎに、LSI上のアナログ処理部(VA)やトリガ生成部(TA)が正しく機能しているかを確認す るために、チップからのアナログ出力とトリガ出力をオシロスコープで確認した。VAのあるチャ ネルの出力をモニタしたのが図6.3である。5.4.5節に示したように、LSIをテストモードにセット し、calパッドをshift in bとclock bの数で選んだチャネルに接続し、電荷を入力した。この時、
Hold信号は入れていないので、clock bの数で指定したチャネルのSlow-Shaper出力がLSIのア ナログ出力に出てくる。このとき同時にトリガ出力であるtaも確認した。図より、波形整形とそ れに伴ってトリガが正しく出力されていることがわかる。一方でtaは、LSIの設計では1.5 mAを ドローするはずであるので、現在の回路では1 kΩで受けているので−1.5 Vの出力となるはずだ か、実際には−600∼ −700 mVの出力しか出ておらず、設計よりはドローする電流が低くなって いることがわかった。この原因は明らかではないが、後段のコンパレータの参照電圧をさげるこ とで対処した。また、セットアップレジスタのトリガdisableをonにすると確かにテストパルス を入力してもtaは出力されなかった。この結果からもセットアップ信号が期待通り機能している ことが分かる。
図 6.3: VA32Taのta出力(上)とSlow-Shaperの出力(下)]
次に、5.2節で述べた FECから64 チャネルを読み出す通常のシーケンス、つまり、制御系
(IFC+ROC)がトリガを受けて、サンプルホールドをかけ、クロックを送ることにより、LSIが
ホールドされたアナログ値を出力する(図5.9, 5.5)ことを確認した。信号の状態を見やすくする ために、通常は3 MHzで用いる読み出し速度を300 kHzに落とし、オシロスコープで一連の読 み出し信号と出力信号を確認したのが、図6.4である。図では、サンプルホールドをかけた後で、
64チャネルを順次読み出して、フラッシュADCへと導くシーケンスを捉えており、スタートシ グナル(shift in b)とクロックに同期してFEC上のLSIにホールドされている64個のアナログ電 圧値が正しいタイミングで出力されている様子がわかる。デジタルシグナルの電圧レベルは規定 の+1.5 V, −2 Vになっており、VA32TAが出力の終了を通知するshift in bも正しいタイミング で出力されている。以上により、読み出しのシーケンスが正しく動作していることを確認できた。
48 第6章 システム全体の動作試験
図 6.4: 読み出し制御信号と出力。上から順に shitf in b, clock, LSIのアナログ出力, shift out b である。shift out bはFECから出力されROCに入ってきた所でモニタしたので、電圧レベルは 異なる。左図の初めの部分を拡大したのが右図である。
6.4 1024CdTe アレイの信号の読み出し
6.4.1 スペクトル取得
FEC単体での性能や個々のコントロール系の動作が正しく動くことが分かったので、次はいよ いよ1024チャネルCdTeセンサからの信号を実際に読み出せることを確認する試験を行なった。
ここではまず、FECを1枚だけCdTeアレイに接続し、1024チャネル中64チャネルのシグナル を読み出した。このときのセットアップでは、−20◦Cまでシステム全体を冷却し、バイアス電圧
は400 Vとした。今回のシステムでは検出器のリーク電流をきるAC結合のためのコンデンサを
LSIの前に入れない設計としたため、100 pA程度以下のリーク電流で運用する必要があったから である。このため、電荷収集効率の点では必ずしも最適にはならない。
一般的に、半導体検出器の出力のような微弱な信号を扱うときには電気的なグラウンドをどの ように接続するかが低雑音の鍵を握る。今回開発したようなシステムはLSIを含む非常に複雑な システムであるので、各ブロックの電気的なグラウンドをどのようにするかについて、試行錯誤 を重ねて慎重に進めた。基本的に、検出器とFECのグラウンドをなるべく近い位置で1点接地す るようにし、検出器+IFC+ROCの系が他の系と独立になるようにした。さらに、バイアス電圧 を供給するときに我々のシステムの高圧分配器入れる手前で、そのグラウンド側に100 kΩをつけ ることで、我々のシステムとバイアス供給側のグラウンドを分離した。
この状態で、ノイズ特性を評価したところ、4チャネルを除いたチャネルで300 e−程度であっ た。600 e−を超えている4チャネルはトリガから外した上で、残りの60チャネルについてその測 定を行った。122 keVのラインに注目し、LDは90 keV程度と高めに設定した。
あるチャネル(ch24)の57Coと 133Baのスペクトルを図6.5に示す。このスペクトルをみると、
400 Vしか印加していないので、テール成分が目立つ。122 keVでの分解能(FWHM)は、4.8 keV であった。このチャネルのノイズレベルは、3.1 keV(FWHM)程度であった。122 keVで分解能 がこれより悪化しているのは400 Vしか印加できなかったので、電荷収集効率が下がったためで あると考えられる。この他のチャネルについては、エネルギー分解能が悪い方でも15 keV程度
であり、122keVと136 keVのラインを分離できることを確認した。また、先程と同じチャネルの
133Baのスペクトルに関しては、統計が足りないため、正しく分解能は求められないが、356 keV,
6.4. 1024CdTeアレイの信号の読み出し 49
384 keVまで検出されていることがわかる。
6.4.2 16枚のFECの接続
1024チャネルCdTeアレイを読み出す次のステップとして、表6.2で用いた16枚のFECを全 て接続した。全システムがONのとき、総消費電力は12.3 Wであった(表6.3参照)。全体として の動作を確認するために外部トリガでシーケンスを駆動させて、全1024チャネルのノイズレベル を測定した。その結果を図6.6に示す。読み出しシステムは一通り動作しており、1024のノイズ 分布が得られた。平均的にノイズレベル(FWHM)は、3.5 keV程度であり、1割程のピクセルで その10倍悪い結果を示している。4.3で示した、1024CdTeアレイの電極と読み出し側の基板の 不接触があったチャネルの付近に、このノイズレベルが極端に悪いチャネルが存在し、接触不良 と相関があるように思われる。ただし、すべてのチャネルの導通チェックを行ったわけではないの で、今後もう少し調査が必要である。
次に、このシステムを−20◦Cに冷却し、CdTeアレイを用いてスペクトルを取得しようとした が、この状態にしたときに、各FECにコントロール用のレジスタをセットするのがうまく行かな いようになった。制御系からのレジスタセット信号(reg in, clk in)は正常にチップに入力されてい たが、実際にチップ内でセットされたレジスタ値を反映するreg outは正しく出力されなかった。
例えば、1ビット以外全て1のレジスタ値を入力したとき、その1ビットの変化をチップが検出し てくなかった。また、実際には、reg inの動作が時に不安定になることが見られたので、今後そこ のレベル変換ICのチェックからしなくてはならない。
また、通常の動作として、1024チャネルのCdTeからの信号を読み出すには、もう1つのバグ、
つまり、同時に2枚以上のFECのA/D変換値を取得することが出来ていないという点を解決し なくてはならない。
表 6.3: 新しいシステムの消費電力
IFC ROC
+5 V −5 V 3.3 V 0.89 A −1.45 A 0.17 A
50 第6章 システム全体の動作試験
図6.5: 1024CdTeアレイ検出器システムのあるチャネルの57Co(上図)と133Ba(下図)のスペクト ル。コモンモードノイズは差し引いた。
6.4. 1024CdTeアレイの信号の読み出し 51
図6.6: 1024チャネルのノイズ特性。横軸に1024チャネルをとって、縦軸にノイズレベル(RMS) に比例するADCチャネルを示す。1024チャネル全てのゲインを調べることができないが、エネ ルギーに換算するには0.17∼0.18[keV/ch]をADCチャネルにかければ良い。
53
第 7 章 まとめ
我々はこれまで研究してきたCdTe半導体やエレクトロニクスの技術を活かして、位置分解能・エ ネルギー分解能に優れ、高い阻止能をもつ次世代の位置検出型ガンマ線検出器のプロトタイプを 製作した。検出器、読み出し装置ともに、全く新しいコンセプトで全てを一から設計した。本研 究で達成されたことは、以下の通りである。
• 極めて低いリーク電流を達成しているCdTeダイオードに、ガンマ線の入射方向と電場のか け方を工夫する、エッヂオン入射を行うことで、5 mm厚のNaI結晶シンチレータと同等の 阻止能をもち、122 keVのガンマ線に対し、10 keVより優れたエネルギー分解能を合わせ 持つ1024チャネルCdTeアレイ検出器を開発した。
• 様々な階層でモジュール化され、将来の更なる多チャンネル化やCdTe以外の検出素子への 応用も見据えた、1024チャネルの読み出しシステムを開発した。鍵となるコンセプトは、多 チャンネルの低雑音アナログLSIの開発、検出器をある単位で読み出すモジュールとしての FEC、そして、1個から16個以上までのFECを制御できるFPGAを用いた柔軟なシステ ム、そして、高速で簡潔なシリアルインターフェースであるSpaceWireの導入による、モ ジュール全体としての拡張性の確保である。
• 新開発のアナログLSI、VA32TAを正しく動作させ、その高い基本性能を実証した。
• 全てのシステムを噛み合わせ、FEC1枚での64チャネルのスペクトルを取得することに成 功した。さらに、FEC16枚を組み込んでのシステム動作試験を行い、LSIの設定をする信号 に問題が発生したものの、ノイズ特性を取得することで、基本的に1024チャネルを読み出 すことができることを示した。
上記の成果を達成するにあたって、私は、各ステップにおいて自分自身で問題点を洗い出しなが ら、動作させていき、最適な動作環境やパラメタの抽出を行ってきた。本論文で、64チャネルの 信号を正しく読み出せることまでは、実証したので、今後は、1024チャネルの信号の読み出しを 成功させる。これにより、コンプトンカメラの実証、偏光検出へと大きく進むことが可能となる。
来年度から始まる一連の気球実験に向けて、さらなる問題点の洗い出しと改良をし、実際に観測 を行い、宇宙における高エネルギー現象を偏光と言う新しい視点をも取り入れて解析して行く。