第 5 章 1024 チャネル CdTe アレイガンマ線検出 器の全体設計器の全体設計
5.3 高圧分配器、 FastPreAmp
36 第5章 1024チャネルCdTeアレイガンマ線検出器の全体設計
5.4. Analog LSI VA32TA 37
Buffer
Semigaussian
"slow" shaper
S/H
Semigaussian
"fast" shaper
Vfsf,Ifsf
-+
Inv
M u
l t i p
l e x e r
outp outm
Wired OR ta, tb
mux mux
select
Monostable Level sensitive
Discriminator Charge Integrator
(PreAmp)
VA TA
High-Pass filter
32 channel 32 channel
ibuf Vfp,Ifp Vfs,Ifss
Vthr obi
Sha_bias Pre_bias
vrc sbi
hold
trigwbias
図5.7: VA32TAの概念図。緑字で示したのは内部DACで調整可能なバイアス
38 第5章 1024チャネルCdTeアレイガンマ線検出器の全体設計 で(45 + 19×Cd)/p(τ)e−(RMS)である。Cdは負荷容量であり、τ はピーキングタイムであり、
1-4µsecを調整できる。
このチップは、メインのバイアスであるmbiasを供給すれば他の必要なバイアスを内部でmbias から分割、生成して動作する。いくつかのバイアスに関しては、その分割を調整するために内部 にDAC(Digital to Analog Converter)をもち、その値は外部から199ビットのシリアル信号を送 り込むことにより制御する。このため、バイアスの与えるボンディングは最小限で済み、不要な ボンディングによる外部からのノイズの混入を防ぐことができる。ただし、内部で生成できるバ イアスでは不足することがあるので、外部からもボンディングパッドを経由してバイアスを与え ることができ、実際に今回もいくつかを活用した。
表5.1: VA32TAの消費電力の予想値 アナログ デジタル +1.5 V −2 V +1.5 V −2 V
16 mA −60 mA 16 mA −16 mA
5.4.2 VA
VAはプリアンプと遅い時定数を持つ波形整形回路(ピーキングタイムは1から4µsecを可変) とサンプルホールド回路からなる。プリアンプ部のフィードバック抵抗はMOS-FETで構成され ている。ゲート電圧を調整することにより、ドレイン-ソース間の抵抗が変化することを利用し、
抵抗値が可変となっている。外部から与えるVfpとInternal-DACのIfpはゲート電圧を調整でき る。Vfpの絶対値を小さくするとプリアンプのフィードバック抵抗の値は小さくなり、プリアンプ
あるいはSlow-Shaperの出力波形の減衰時定数は速くなる。本システムではVfpは外部からも供
給している。Slow-Shaperはピーキングタイム1-4µsecを可変であり、Vfs, Ifss, Sha biasにより 調整可能である。Vfs, IfssはSlow-Shaperのフィードバック抵抗の値を調整する。今回のシステ ムでは、外部からVfsを与えることはしていないので、内部DACでIfssとSha biasを調整する ことにより、Slow-Shaperの出力のピーキングタイムを決める。サンプルホールド回路では、外部 から与えられるhold信号で入力値をホールドする。hold信号を与えなければ、Slow-Shaperの出 力をそのままスルーする。出力は32チャネルがアナログマルチプレクスされ、差動バッファによ り、outp,outmとして差動電流出力される。outp, outmは、オープンドレイン出力となっていて、
2chipをワイヤードOR可能であり、500 Ωのインピーダンスで受ける必要がある。スペックとし
ては、典型的なゲインは45[µA/fC]である。
また、VA部にはリーク電流補償回路が組み込まれていて、内部DACの設定で、CC onを有効 にするとこの機能を用いることが可能である。NsideのON/OFFで補償すべきリーク電流の向き を決定できる。
5.4.3 TA
TAはVAと同じプリアンプの出力を速い時定数(75 nsecまたは300 nsecのどちらかを選択) で
CR-RC波形整形し、レベルセンシティブディスクリミネータに導入する。ディスクリの前段には
非常に低いカットオフ周波数を持つハイパスフィルタが入っており、チップ全体でのオフセットの
5.4. Analog LSI VA32TA 39 影響を受けにくいようにしてある。ディスクリの参照電圧であるVthrは内部DACで調整可能で あり、さらに外部からも上乗せして供給することができる。今回は、両方を利用している。ディス クリ出力は、入力信号の正負に応じて非反転/反転されて、ワンショットに入力される。ワンショッ トの出力の幅は内部DACのtrigwbiasで70 nsecから200 nsecを調整可能であり、通常は105nsec である。ワンショットの出力はプルダウンされたトランジスタに接続され、オープンドレインの出 力となる。32チャネルはここでワイヤードORされていて、どこか1つのチャネルでトリガが生 成されれば,チップ全体として1つのトリガが生成される。taは通常はハイインピーダンスで、イ ベントがあると、1.5mAを引き込む、tbは通常は1.5mAを引き込み、イベント時にハイインピー ダンスとなる。
5.4.4 チップ内のシフトレジスタへの書き込み
各種設定のために、VA32TAは199ビットのシフトレジスタをチップ内に持ち、reg in, clk in を用いて書き込む。
VA32TAでは、このレジスタの書き込みの際に荷電粒子イベントでシフトレジスタの値が反転
してしまい、間違った情報が書き込まれるということ(Single Event Upset; SEU)が起こるのを防 ぐための機能を持っている。VA32TA内には3つのシフトレジスタをもち、そこに書き込まれた 信号で多数決をとり、有効なビットを実際のチップの設定に用いる。もし、3つを比較して異なる ビットがあれば、seu信号が出力されるので、それを利用して、その異なってしまったビットを正 しいものに上書きすることが可能である。ただし、現在までのところ、この機能を有効には利用 せずに、seu信号をモニタできるようにしているのみである。
5.4.5 制御信号
読み出しに必要な制御信号はshift in b, clock b, hold bである。shift in b,clock bは、出力段 のマルチプレクサを制御し、どのチャネルのS/H出力がチップの出力バッファに入るかを選択する ことができる。図5.8のように、shift in bと1から32個ののclock bを入れることにより、outp, outmに出力される信号をどのチャネルにするか選択することができる。clock bの立ち下がりで shift in bをラッチし、第0チャネルを出力バッファに接続し、その後、clock bを入れるごとに チャネルを変えて行くことが可能である。ある数だけclock bを入れた所で、ホールド信号を入れ ていなければ、そのチャネルのSlow-Shaperの出力がそのままでoutp-outmとして出力される。
これらの制御信号を使用した実際の32チャネルの読み出しシーケンスは図5.9のようになる。
ノイズ低減のために、hold b信号はshift in bなどをいれる前に入力する。正常にshift in bと32 個のclock bが入力されると、shift out bが出力され、これは他のチップのshift in bとして利用 でき、また、デバッグには不可欠である。
通常の読み出しモードに加え、テストパルスを入力するモードをもつ。このモードでは、チッ プのcalパッドと各チャネルを個々に繋げることができる。チャネルの選択は、出力段のアナログ マルチプレクサと同様に、入力段についているアナログマルチプレクサをshift in bとclock bで 制御することによって行う。
5.4.6 実際のVA32TAの性能
このVA32TAの性能を評価として、片面シリコンストリップを用い、241Amと57Coのスペク トルを取得した[15][13]。VA32TAを作成したIDEASがチップの性能評価に用いた基板を使用し
40 第5章 1024チャネルCdTeアレイガンマ線検出器の全体設計
shift_in _b
clock_b
ch0 ch1 ch2 ch3
図5.8: アナログマルチプレクサの制御信号
た。基本的に電源にバイパスコンデンサがついているのみのものである。
スペクトルを図5.10に示す。温度は0 ◦C、ピーキングタイムは4µsecで測定した。リーク電流、
容量、バイアス抵抗の熱雑音から期待されるノイズレベルはFWHMで0.9 keVであり、実際の測
定では1.0 keVであり、良く一致している。つまり、シリコンストリップとVA32TAのどちらに
も不明なノイズは無いことがわかった。