IVEC 0 IVEC 1
15. AWeX - 新波形生成拡張
15.1. 要点
● 各比較チャネルからの補完出力を持つ波形出力
● 4つの沈黙時間挿入(DTI)部
● 8ビット分解能
● 独立したHigh側とLow側の沈黙時間設定
● 2重緩衝された沈黙時間
● 任意選択の沈黙時間中の停止計時器
● ポート ピンに渡って同期したビット様式を生成する模様型生成部
● 2重緩衝された模様型生成
● 任意選択のポート ピンに渡る1つの比較チャネル出力の分配
● 瞬時と予め予測可能な誤り起動に対する事象制御された誤り保護 15.2. 概要
新波形拡張(AWeX)は波形生成(WG)動作でのタイマ/カウンタに追加の機能を提供します。これは主として各種形式の電動機や他の電 力制御応用での使用が意図されています。これは外部駆動部の禁止と停止に対して沈黙時間挿入と誤り保護を持つLow側とHigh 側の出力を許します。ポート ピンに渡る同期されたビット模様を生成することもできます。
図15-1. 新波形生成拡張(AWeX)と密接に関連する周辺機能(青枠)
波形生成(WG)チャネルA
模様型生成 沈黙時間挿入
(DTI)チャネルA 沈黙時間挿入
(DTI)チャネルB 沈黙時間挿入
(DTI)チャネルC 沈黙時間挿入
(DTI)チャネルD 誤り保護 波形生成(WG)チャネルB
波形生成(WG)チャネルC
波形生成(WG)チャネルD
事象システム
Px0 Px1 Px2 Px3 Px4 Px5 Px6 Px7 ポート
無効化 タイマ/カウンタ0
新波形拡張 (AWeX)
図15-1.で示されるように、タイマ/カウンタ0からの波形生成器出力の各々は何れかのAWeX機能が許可される時に出力の補完対に分け られます。これらの出力対はLow側(LS)とHigh側(HS)切り換え間の沈黙時間挿入を持つ、WG出力の非反転LSと反転HSを生成する 沈黙時間挿入(DTI)部を通って行きます。DTI出力はポート無効化設定に従って標準ポート値を無効にします。より多くの詳細について は73頁の「入出力ポート」を参照してください。
模様型生成部はそれが接続されたポートで同期したビット模様の生成に使用することができます。加えて、比較チャネルAからのWG出力 は全てのポート ピンを無効にして、(そこへ)配給することができます。模様型生成器部が許可されている時はDTI部が迂回されます。
誤り保護部は事象システムに接続され、AWeX出力を禁止する誤り条件を起動するのをどの事象でも可能にします。事象システムは予測 可能で即時の誤り反応を保証し、誤り起動の選択に於ける柔軟性を与えます。
15.3. ポート無効化
全てのタイマ/カウンタ拡張に対してポート無効化論理回路は共通です。図15-2.はポート無効化論理回路の回路構成を示します。沈黙時 間許可(DTICCxEN)ビットが設定(1)されると、タイマ/カウンタ拡張は対応するチャネルに対してピン対の制御を引き受けます。この条件を与え られた出力無効化許可(OUTOVEN)ビットは比較/捕獲x許可(CCxEN)の制御を引き取ります。
図15-2. タイマ/カウンタ拡張とポート無効化論理回路
0:CCAEN OUTx0
INVENx0 OUTOVEN0
DTICCAEN OUTOVEN1 0:CCBEN
OUTx1
INVENx1
Px0 OC0A OCLSA
Px1 OC0B OCHSA
0:CCCEN OUTx2
INVENx2 OUTOVEN2
DTICCBEN OUTOVEN3 0:CCDEN
OUTx3
INVENx3
Px2 OC0C OCLSB
Px3 OC0D OCHSB
1:CCAEN OUTx4
INVENx4 OUTOVEN4
DTICCCEN OUTOVEN5 1:CCBEN
OUTx5
INVENx5
Px4 OC1A OCLSC
Px5 OC1B OCHSC
0 OUTx6
INVENx6 OUTOVEN6
DTICCDEN OUTOVEN7 0 OUTx7
INVENx7
Px6 OCLSD
Px7 OCHSD DTI
チャネルA LS
HS
DTI チャネルB
LS
HS
DTI チャネルC
LS
HS
DTI チャネルD
LS
HS WG 0A
WG 0B
WG 0C
WG 0D WG 1A
WG 1B CWCM
15.4. 沈黙時間挿入
沈黙時間挿入(DTI)部は波形生成(WG)出力の非反転Low側(LS)と反転High側(HS)の両方がLowとなるOFF時間の生成を可能にし ます。このOFF時間は沈黙時間と呼ばれ、沈黙時間はLSとHSを決して同時に切り換えないことを保証します。
DTI部はタイマ/カウンタ0の比較チャネルの各々に対して1つの、4つの同じ沈黙時間生成器から成ります。図15-3.は1つのDTI生成器の構 成図を示します。4つのチャネルは沈黙時間を制御する共通のレジスタを持ちます。High側とLow側は個別の沈黙時間設定を持ち、沈黙 時間レジスタは2重緩衝されています。
図15-3. 沈黙時間生成器構成図
沈黙時間Low側緩衝部(DTLSBUF) BV
沈黙時間High側緩衝部(DTHSBUF) BV
沈黙時間Low側レジスタ(DTLS) 沈黙時間High側レジスタ(DTHS)
=0 Q
S
LOAD
E DTI計数器 エッジ検出
WG出力 "dtls"(ポートへ)
"dths"(ポートへ) 沈黙時間生成器
図15-4.で示されるように、8ビットの沈黙時間計数器は0に達する まで各周辺クロック周期に対して1つずつ減少されます。0以外の 計数器値はLow側とHigh側の両方の出力にOFF状態を強制しま す。波形生成(WG)出力で変化が検出されると、沈黙時間計数器 は入力のエッジに応じて再設定されます。正端は沈黙時間Low側 (DTLS)レジスタの再設定で、負端は沈黙時間High側(DTHS)レジス タの再設定で計数器を初期化します。
図15-4. 沈黙時間生成器タイミング構成図
DTI計数器
T
WG出力
"dtls"
"dths"
t
DTILSt
DTIHSt
P15.5. 模様型生成
模様型生成器部はそれが接続されたポートに渡って同期したビット模様を生成するために沈黙時間挿入(DTI)レジスタを再使用します。
加えて、比較(CC)チャネルA(CCA)からの波形生成器出力はポート ピン全てを無効してそこへ配給できます。これらの機能は主にブラシレ スDCモータとステッピング モータ応用での整流手順の扱いを意図されています。模様型生成器の構成図が図15-5.で示されます。対応す る出力無効化許可(OUTOVEN)ビットが多重器を設定する各ポート ピンに対して比較/捕獲チャネルA(CCA)からの波形を出力します。
図15-5. 模様型生成器構成図
沈黙時間Low側緩衝部(DTLSBUF)
BV BV 沈黙時間High側緩衝部(DTHSBUF)
出力無効化許可レジスタ(OUTOVEN7~0) ポート データ出力値レジスタ(OUT7~0)
Px7~0 タイマ/カウンタ0 (TC0)
UPDATE CCA WG出力
1⇒8拡張
他のタイマ/カウンタの2重緩衝されたレジスタでのように、レジスタ更新は波形生成動作種別によって設定されたUPDATE条件に同期化さ れます。この提供された同期化が応用で必要がない場合、応用コードは単に出力無効化許可(OUTOVEN)レジスタとポート データ出力値 (OUT)レジスタを直接アクセスすることができます。
ポートで見えるように、模様型生成器からのどの出力に対してもピン方向が(出力に)設定されなければなりません。
15.6. 誤り保護
誤り保護機能は誤り検出時に高速且つ決定的な動きを可能にします。誤り保護は事象制御され、故に事象システムからの何れかの事 象はアナログ比較器やA/D変換器の測定からの過電流指示のような誤り活動を起動するのに使用できます。
誤り保護が許可されると、選択した事象チャネルからやって来る事象が事象活動を起動し得ます。各事象チャネルは誤り保護入力として 独立して許可でき、指定された事象チャネルは共にORされ、同時に誤り保護に使用されるのを複数の事象元に許します。
15.6.1. 誤り活動
誤りが検出されると、方向解除活動は関連するポートの方向(DIR)レジスタを解除し、全てのポート ピンをHi-Z入力として設定します。
誤り検出フラグ(FDF)が設定(1)され、タイマ/カウンタの異常割り込み要求フラグ(ERRIF)が設定(1)され、そして任意選択の割り込みが生成さ れます。
事象発生時から誤り保護が事象活動を起動するまでには最大2周辺クロック周期があります。誤り保護はCPUと完全に無関係ですが、
周辺クロックの走行が必要です。
15.6.2. 誤り回復動作
誤り後で誤り条件がもはや活性(有効)でない時に新波形生成拡張(AWeX)とタイマ/カウンタを誤り状態から通常動作にどう戻すかは、2 つの異なる動作の1つから選ぶことができます。
● ラッチ動作では、誤り条件がもはや活性(有効)でなくなるまで、波形出力が誤り状態に留まり、誤り検出フラグ(FDF)はソフトウェアによって 解除(0)されます。これら両方の条件に合致した時に波形出力は次のUPDATE条件で通常動作に復帰します。
● 周期単位動作では、誤り条件がもはや活性(有効)でなくなるまで、波形出力が誤り状態に留まります。この条件に合致すると、波 形出力は次のUPDATE条件で通常動作に復帰します。
誤り状態からの戻り時に許可されたDTIチャネルに対応するDIR7~0ビットが回復されます。ソフトウェアからレジスタへの書き込みが妨げられ ることを除き、OUTOVENは誤りによって影響を及ぼされません。
通常動作への回復に使用されるUPDATE条件はタイマ/カウンタでのものと同じ更新(UPDATE)です。
15.6.3. 変更保護
誤り保護設定での予期せぬ変更を避けるため、新波形生成拡張(AWeX)の全ての制御レジスタは新波形生成拡張施錠(AWEXLOC K)レジスタの対応する施錠ビットを書くことによって保護できます。より多くの詳細については17頁の「I/Oメモリ保護」と30頁の「AWEXLOC K - 新波形生成拡張施錠レジスタ」を参照してください。
施錠ビットが設定(1)されると、制御(CTRL)レジスタ、出力無効化許可(OUTOVEN)レジスタ、誤り検出事象許可(FDEMASK)レジスタは変更 できません。
誤り事象設定での予期せぬ変更を避けるため、事象システム施錠(EVSYSLOCK)レジスタの対応する施錠ビットを書くことによって事象シス テム チャネル形態設定を施錠できます。より多くの詳細については17頁の「I/Oメモリ保護」と30頁の「EVSYSLOCK - 事象システム施錠レジス タ」を参照してください。
15.6.4. チップ上デバッグ
誤り検出許可時、チップ上デバッグ(OCD)システムはデバッガから中断要求を受け取り、これは誤り元としての既定での機能です。OCD中 断要求受け取り時、新波形生成拡張(AWeX)と対応するタイマ/カウンタは誤り状態へ移行し、指定した誤り活動を実行します。
OCDが中断状態から抜け出した後、通常動作が再び開始されます。周期単位動作では波形出力が中断後の最初の更新(UPDAT E)条件で始まり、ラッチ動作では出力が回復される前に誤り検出フラグ(FDF)がソフトウェアによって解除(0)されなければなりません。この特 性は中断の間に出力波形が安全な状態へ移行することを保証します。
この機能は禁止することができます。
15.7. レジスタ説明
15.7.1. CTRL - 制御レジスタ (Control register)
- - PGM CWCM DTICCDEN DTICCCEN
7 6 5 4 3 2 1 0
ビット
CTRL +$00
R/W R/W
R/W R/W
R/W R/W
R R
0 0
0 0
0 0
0 0
Read/Write 初期値
DTICCBEN DTICCAEN
● ビット7,6 - 予約 (Reserved)
これらのビットは未使用で将来用に予約されています。将来のデバイスとの互換性のため、このレジスタが書かれる時に、これらのビットへ 常に0を書いてください。
● ビット5 - PGM : 模様型生成動作 (Pattern Generation Mode)
このビットの設定(1)は模様型生成動作を許可します。これは沈黙時間挿入(DTI)を無効にし、模様型生成は模様型格納用に沈黙時 間レジスタを再使用します。
● ビット4 - CWCM : 共通波形チャネル動作 (Common Waveform Channel Mode)
このビットが設定(1)なら、全ての沈黙時間生成器に対する入力として、比較/捕獲(CC)チャネルAが使用されます。CCチャネルB,C,Dの波 形は無視されます。
● ビット3~0 - DTICCxEN : チャネルx沈黙時間挿入許可 (Dead-Time Insertion CCx Enable)
これらのビットの設定(1)は対応するチャネルに対する沈黙時間生成器を許可します。これはタイマ/カウンタ波形出力を無効にします。
15.7.2. FDEMASK - 誤り検出事象許可レジスタ (Fault Detect Event Mask register) FDEVMASK7~0
7 6 5 4 3 2 1 0
ビット
FDEMASK +$02
R/W R/W
R/W R/W
R/W R/W
R/W R/W
0 0
0 0
0 0
0 0
Read/Write 初期値
● ビット7~0 - FDEVMASK7~0 : 誤り検出事象許可 (Fault Detect Event Mask)
これらのビットは対応する事象チャネルを誤り条件入力元として許可します。事象チャネルからの全ての事象は共にORされ、誤り検出への 複数供給元同時使用を可能にします。誤り検知時、誤り検出フラグ(FDF)が設定(1)され、誤り検出活動(FDACT)が実行されます。
15.7.3. FDCTRL - 誤り検出制御レジスタ (Fault Detection Control register)
- - - FDDBD - FDMODE
7 6 5 4 3 2 1 0
ビット
FDCTRL +$03
R/W R/W
R/W R
R/W R
R R
0 0
0 0
0 0
0 0
Read/Write 初期値
FDACT1,0
● ビット7~5 - 予約 (Reserved)
これらのビットは未使用で将来用に予約されています。将来のデバイスとの互換性のため、このレジスタが書かれる時に、これらのビットへ 常に0を書いてください。
● ビット4 - FDDBD : デバッグ中断要求での誤り検出処理動作 (Fault Detection on Debug Break Detection)
既定ではこのビットが解除(0)されており、誤り検出許可時のチップ上デバッグ(OCD)中断要求は誤りとして扱われます。このビットが設定 (1)されると、OCD中断要求は誤り条件を起動しません。
● ビット3 - 予約 (Reserved)
このビットは未使用で将来用に予約されています。将来のデバイスとの互換性のため、このレジスタが書かれる時に、このビットへ常に0を 書いてください。
● ビット2 - FDMODE : 誤り検出再開種別 (Fault Detection Restart Mode)
このビットは誤り検出再開動作種別を設定します。このビットが解除(0)されるとラッチ動作が使用され、このビットが設定(1)されると周期単 位動作が使用されます。
ラッチ動作では、誤り条件がもはや活性(有効)でなくなるまで、波形出力が誤り状態に留まり、誤り検出フラグ(FDF)はソフトウェアによって解 除(0)されます。両方の条件に合致した時に波形出力は次のUPDATE条件で通常動作に復帰します。
周期単位動作では、誤り条件がもはや活性(有効)でなくなるまで、波形出力が誤り状態に留まります。この条件に合致すると、波形出 力は次のUPDATE条件で通常動作に復帰します。