ﾘｾｯﾄ体系

8.1. 要点

● ﾘｾｯﾄ元が活性になる時にﾏｲｸﾛ ｺﾝﾄﾛｰﾗをﾘｾｯﾄして初期状態に設定

● 各種状況を網羅する多数のﾘｾｯﾄ元

● 電源ONﾘｾｯﾄ

● 外部ﾘｾｯﾄ

● ｳｫｯﾁﾄﾞｯｸﾞ ﾘｾｯﾄ

● 低電圧(Brown-out)ﾘｾｯﾄ

● PDIﾘｾｯﾄ

● ｿﾌﾄｳｪｱ ﾘｾｯﾄ

● 非同期動作

● ﾘｾｯﾄにﾃﾞﾊﾞｲｽ内のｼｽﾃﾑ ｸﾛｯｸの走行が全く不要

● 応用ｺｰﾄﾞからﾘｾｯﾄ元を読み取るためのﾘｾｯﾄ状態ﾚｼﾞｽﾀ 8.2. 概要

ﾘｾｯﾄ ｼｽﾃﾑはﾏｲｸﾛ ｺﾝﾄﾛｰﾗ ﾘｾｯﾄを発行してﾃﾞﾊﾞｲｽをその初期状態に設定します。これはﾏｲｸﾛ ｺﾝﾄﾛｰﾗがそれの電源定格以下で 動作するような時に動作が開始または継続しない状況のためです。ﾘｾｯﾄ元が活性(有効)になった場合、ﾃﾞﾊﾞｲｽは全てのﾘｾｯﾄ元が それらのﾘｾｯﾄを開放するまでﾘｾｯﾄに移行して保持されます。I/Oﾋﾟﾝは直ちにHi-Zにされます。ﾌﾟﾛｸﾞﾗﾑ ｶｳﾝﾀはﾘｾｯﾄ ﾍﾞｸﾀ位置に設 定され、全てのI/Oﾚｼﾞｽﾀがそれらの初期値に設定されます。SRAM内容は保持されます。けれども、ﾘｾｯﾄ発生時にﾃﾞﾊﾞｲｽがSRAM をｱｸｾｽする場合、ｱｸｾｽされた位置の内容を保証することはできません。

ﾘｾｯﾄが全てのﾘｾｯﾄ元から開放された後、ﾃﾞﾊﾞｲｽがﾘｾｯﾄ ﾍﾞｸﾀ ｱﾄﾞﾚｽから走行を始める前に、既定発振器が始動され、そして校正さ れます。既定により、これは最低ﾌﾟﾛｸﾞﾗﾑ ｱﾄﾞﾚｽ(0)ですが、ﾘｾｯﾄ ﾍﾞｸﾀをﾌﾞｰﾄ領域の最低ｱﾄﾞﾚｽへ移動することが可能です。

ﾘｾｯﾄ機能は非同期で、故にﾃﾞﾊﾞｲｽをﾘｾｯﾄするのにｼｽﾃﾑ ｸﾛｯｸの走行が全く必要とされません。ｿﾌﾄｳｪｱ ﾘｾｯﾄ機能は使用者ｿﾌﾄｳｪ ｱからの制御されたｼｽﾃﾑ ﾘｾｯﾄの発行を可能にします。

ﾘｾｯﾄ状態(STATUS)ﾚｼﾞｽﾀは各ﾘｾｯﾄ元に対する個別の状態ﾌﾗｸﾞを持ちます。これは電源ONﾘｾｯﾄで解除(0)され、最後の電源ONか らどのﾘｾｯﾄ元がﾘｾｯﾄを発行したかを示します。

ﾘｾｯﾄ ｼｽﾃﾑの概要は図8-1.で示されます。

図8-1. ﾘｾｯﾄ ｼｽﾃﾑ概要

電源ONﾘｾｯﾄ 外部ﾘｾｯﾄ

ｳｫｯﾁﾄﾞｯｸﾞ ﾘｾｯﾄ

遅延計数器 計数器ﾘｾｯﾄ

Q R S

Q

内部ﾘｾｯﾄ ﾌﾟﾙｱｯﾌﾟ抵抗

低電圧検出ﾘｾｯﾄ WDRF BORF EXTRF PORF ﾘｾｯﾄ状態ﾚｼﾞｽﾀ

(STATUS)

時間経過 BODLEVEL2～0

ULP発振器 ｽﾊﾟｲｸ除去

STARTUPTIME1,0 PDIﾘｾｯﾄ

PDIRF

ｿﾌﾄｳｪｱ ﾘｾｯﾄ RESET

VCC

SRF

8.3. ﾘｾｯﾄの流れ

何れかのﾘｾｯﾄ元からのﾘｾｯﾄ要求は直ちにﾃﾞﾊﾞｲｽをﾘｾｯﾄし、その要求が活性(有効)である限り、ﾘｾｯﾄを維持します。全てのﾘｾｯﾄ要 求が開放されると、再びﾃﾞﾊﾞｲｽが走行を始める前にﾃﾞﾊﾞｲｽは3つの段階を通って行きます。

● ﾘｾｯﾄ計数器遅延

8.3.1. ﾘｾｯﾄ計数器

ﾘｾｯﾄ計数器は全てのﾘｾｯﾄ要求が開放された 時から設定可能な期間でﾘｾｯﾄ開放を遅らせる ことができます。ﾘｾｯﾄ遅延は超低電力(ULP)内 部発振器の1kHz出力から計時され、加えて、ﾘ ｾｯﾄが開放されるのに先立って24ｼｽﾃﾑ ｸﾛｯｸ (

clk

SYS)周期数が計数されます。ﾘｾｯﾄ遅延は STARTUPTIMEﾋｭｰｽﾞ ﾋﾞｯﾄによって設定され ます。選択可能な遅延は表8-1.で示されます。

ﾘｾｯﾄが起こると必ず、ｸﾛｯｸ体系がﾘｾｯﾄされ、

clk

SYS用の供給元として2MHz内部発振器が選ばれます。

表8-1. ﾘｾｯﾄ遅延

STARTUPTIME1,0 1kHz ULP発振器周期数 推奨使用方法 0 0 64

clk

ULP + 24

clk

SYS 始動での周波数安定 0 1 4

clk

ULP + 24

clk

SYS 低速上昇電源

1 0 (予約)

-1 -1 24

clk

SYS 高速上昇電源またはBOD許可

8.3.2. 発振器始動

ﾘｾｯﾄ遅延後、2MHz内部RC発振器ｸﾛｯｸが開始され、それの校正値が製品識票列から校正ﾚｼﾞｽﾀへ自動的に設定されます。

8.4. ﾘｾｯﾄ元 8.4.1. 電源ONﾘｾｯﾄ

電源ONﾘｾｯﾄ(POR)はﾁｯﾌﾟ上の検出回路によって生成されます。PORはVCCが上昇してPOR閾値電圧(VPOT)に達した時に活性にさ れ、ﾘｾｯﾄ手順を開始します。

PORはVCCが下降してVPOTﾚﾍﾞﾙ以下に落ちた時にﾃﾞﾊﾞｲｽの電力を正しく落とすのにも活性にされます。

VPOTﾚﾍﾞﾙはVCC上昇の方がVCC下降よりも高くなります。POR特性ﾃﾞｰﾀについてはﾃﾞｰﾀｼｰﾄを調べてください。

8.4.2. 低電圧検出(BOD:Brown-Out Detection)

ﾁｯﾌﾟ上の低電圧検出(BOD)回路はBODLEVELﾋｭｰｽﾞによって選択される設定可能なﾚﾍﾞﾙの固定値と比較することにより、動作中の VCCﾚﾍﾞﾙを監視します。禁止されると、BODはﾁｯﾌﾟ消去中とPDIが許可されている時に最低ﾚﾍﾞﾙを強制されます。

BODが許可され、VCCが起動ﾚﾍﾞﾙ以下の値に下降すると(図8-4.のVBOT-)、直ちに低電圧ﾘｾｯﾄが活性にされます。

VCCが起動ﾚﾍﾞﾙ以上に上昇すると(図8-4.のVBOT+)、ﾘｾｯﾄ計数器は時間経過期間(

t

TOUT)経過後にMCUを始動します。

起動ﾚﾍﾞﾙはｽﾊﾟｲｸなしの低電圧検出を保証するためのﾋｽﾃﾘｼｽ を持ちます。検出ﾚﾍﾞﾙのﾋｽﾃﾘｼｽはVBOT+=VBOT+VHYST/2、

VBOT-=VBOT-VHYST/2と解釈されるべきです。

BOD回路は電圧が

t

BODよりも長い間起動ﾚﾍﾞﾙ以下に留まる場 合だけ、VCCでの低下を検出します。

BOD特性ﾃﾞｰﾀについてはﾃﾞﾊﾞｲｽのﾃﾞｰﾀｼｰﾄを調べてください。

設定可能なBODLEVEL設定は表8-2.で示されます。

図8-4. 低電圧検出(BOD)ﾘｾｯﾄ

VBOT+

VCC 遅延ﾀｲﾏ 内部ﾘｾｯﾄ

V

BOT-t

TOUT

t

BOT 図8-2. MCU始動 (RESETはVCCに接続)

VCC RESET 時間経過 内部ﾘｾｯﾄ

VPOT VRST

t

TOUT

図8-3. MCU始動 (外部的に延長されたRESET) VCC

RESET 時間経過 内部ﾘｾｯﾄ

VPOT

VRST

t

TOUT

表8-2. 設定可能なBODLEVEL設定

BODﾚﾍﾞﾙ番号 0 1 2 3 4 5 6 7

BODLEVEL2～0 ﾋｭｰｽﾞ (注2) 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 公称低電圧検出電圧(VBOD) (注1) 3.0V 2.8V 2.6V 2.4V 2.2V 2.0V 1.8V 1.6 V 注1: ここの値は公称値だけです。精度と実際の数値についてはﾃﾞﾊﾞｲｽのﾃﾞｰﾀｼｰﾄを調べてください。

注2: これらのﾋｭｰｽﾞ ﾋﾞｯﾄ変更はﾌﾟﾛｸﾞﾗﾐﾝｸﾞ動作を抜けるまで無効です。

BOD回路は3つの動作形態を持ちます。

● 禁止: この動作形態ではVCCﾚﾍﾞﾙの監視が全くありません。

● 許可: この動作形態ではVCCﾚﾍﾞﾙが継続的に監視され、最低

t

BOD間のVBOT未満へのVCC低下が低電圧(Brown-out)ﾘｾｯﾄを与 えます。

● 採取: この動作形態ではBOD回路が超低電力(ULP)発振器からの1kHz出力と同じ周期でVCC電圧を採取します。各採取間で BODはOFFされます。この動作種別は許可動作形態に比べて消費電力を減らしますが、1kHz ULP発振器出力の2つの正 端間のVCC電圧低下が検出されません。この動作形態で低電圧(Brown-out)が検出された場合、ＶＣＣが再びVBOT以上に なるまでﾃﾞﾊﾞｲｽがﾘｾｯﾄを維持するのを保証するために、BOD回路が許可動作形態に設定されます。

BODACTﾋｭ-ｽﾞが活動動作とｱｲﾄﾞﾙ動作に対するBOD設定 を決め、一方BODPDﾋｭｰｽﾞがｱｲﾄﾞﾙ動作を除く全ての休止 形態動作に対するBOD設定を決めます。

表8-3. BOD設定ﾋｭｰｽﾞ符号化 BODACT1,0 / BODPD1,0

0 0 (予約)

内容

0 1 採取動作: 採取動作でBOD許可 1 0 許可動作: 継続的にBOD許可 1 1 禁止動作: BOD禁止

8.4.3. 外部ﾘｾｯﾄ

外部ﾘｾｯﾄ回路は外部RESETﾋﾟﾝに接続されています。RESETﾋﾟﾝ が最小ﾊﾟﾙｽ時間

t

EXTより長くRESETﾋﾟﾝ閾値電圧VRST未満に駆 動された時に外部ﾘｾｯﾄが起動されます。ﾘｾｯﾄはﾋﾟﾝがLowに保た れる限り保持されます。ﾘｾｯﾄ ﾋﾟﾝは内部ﾌﾟﾙｱｯﾌﾟ抵抗を内包しま す。

外部ﾘｾｯﾄ特性ﾃﾞｰﾀについてはﾃﾞﾊﾞｲｽのﾃﾞｰﾀｼｰﾄを調べてくださ い。

図8-5. 外部ﾘｾｯﾄ特性 VCC

RESET 遅延ﾀｲﾏ 内部ﾘｾｯﾄ

t

EXT VRST

t

TOUT

8.4.4. ｳｫｯﾁﾄﾞｯｸﾞ ﾘｾｯﾄ

ｳｫｯﾁﾄﾞｯｸﾞ ﾀｲﾏ(WDT)は正しいﾌﾟﾛｸﾞﾗﾑ動作を監視するためのｼ ｽﾃﾑ機能です。WDTが設定された時間経過周期内にｿﾌﾄｳｪｱか らﾘｾｯﾄされない場合、ｳｫｯﾁﾄﾞｯｸﾞ ﾘｾｯﾄが起されます。ｳｫｯﾁﾄﾞｯｸﾞ ﾘｾｯﾄは2MHz内部発振器で1～2ｸﾛｯｸ周期の間、活性(有効)で す。

WDTの形態設定と使用の情報については64頁の「WDT - ｳｫｯﾁ ﾄﾞｯｸﾞ ﾀｲﾏ」を参照してください。

図8-6. ｳｫｯﾁﾄﾞｯｸﾞ ﾘｾｯﾄ VCC

遅延ﾀｲﾏ 内部ﾘｾｯﾄ ｳｫｯﾁﾄﾞｯｸﾞ 時間経過

1～2 2MHz周期

t

TOUT

8.4.5. ｿﾌﾄｳｪｱ ﾘｾｯﾄ

ｿﾌﾄｳｪｱ ﾘｾｯﾄはﾘｾｯﾄ制御(CTRL)ﾚｼﾞｽﾀのｿﾌﾄｳｪｱ ﾘｾｯﾄ(SWRST) ﾋﾞｯﾄへの書き込みによってｿﾌﾄｳｪｱからｼｽﾃﾑ ﾘｾｯﾄを発行するこ とを可能にします。ﾘｾｯﾄはそのﾋﾞｯﾄ書き込み後、2 CPUｸﾛｯｸ周期 内で発行されます。ｿﾌﾄｳｪｱ ﾘｾｯﾄが要求される時からそれが発行 されるまではどの命令も実行できません。

図8-7. ｿﾌﾄｳｪｱ ﾘｾｯﾄ VCC

遅延ﾀｲﾏ 内部ﾘｾｯﾄ ｿﾌﾄｳｪｱ

ﾘｾｯﾄ

1～2 2MHz周期

t

TOUT

8.4.6. ﾌﾟﾛｸﾞﾗﾐﾝｸﾞとﾃﾞﾊﾞｯｸﾞ用ｲﾝﾀｰﾌｪｰｽ ﾘｾｯﾄ

ﾌﾟﾛｸﾞﾗﾐﾝｸﾞとﾃﾞﾊﾞｯｸﾞ用ｲﾝﾀｰﾌｪｰｽ ﾘｾｯﾄは外部のﾌﾟﾛｸﾞﾗﾐﾝｸﾞとﾃﾞﾊﾞｯｸﾞの間中のﾃﾞﾊﾞｲｽ ﾘｾｯﾄに使用される独立したﾘｾｯﾄ元を含みま す。このﾘｾｯﾄ元はﾃﾞﾊﾞｯｶﾞと書き込み器からだけｱｸｾｽ可能です。

8.5. ﾚｼﾞｽﾀ説明

8.5.1. STATUS - 状態ﾚｼﾞｽﾀ (Status register)

- - SRF PDIRF WDRF BORF

7 6 5 4 3 2 1 0

ﾋﾞｯﾄ

STATUS +$00

R/W R/W

R/W R/W

R/W R/W

R R

-Read/Write 初期値

EXTRF PORF

● ﾋﾞｯﾄ7,6 - 予約 (Reserved)

このﾋﾞｯﾄは未使用で将来用に予約されています。将来のﾃﾞﾊﾞｲｽとの互換性のため、このﾚｼﾞｽﾀが書かれる時に、このﾋﾞｯﾄへ常に0を 書いてください。

● ﾋﾞｯﾄ5 - SRF : ｿﾌﾄｳｪｱ ﾘｾｯﾄ ﾌﾗｸﾞ (Software Reset Flag)

このﾌﾗｸﾞはｿﾌﾄｳｪｱ ﾘｾｯﾄが起きた場合に設定(1)されます。このﾌﾗｸﾞは電源ONﾘｾｯﾄまたはこのﾋﾞｯﾄ位置への1書き込みによって解除 (0)されます。

● ﾋﾞｯﾄ4 - PDIRF : ﾌﾟﾛｸﾞﾗﾐﾝｸﾞとﾃﾞﾊﾞｯｸﾞ用ｲﾝﾀｰﾌｪｰｽ ﾘｾｯﾄ ﾌﾗｸﾞ (Program and Debug Interface Reset Flag)

このﾌﾗｸﾞはﾌﾟﾛｸﾞﾗﾐﾝｸﾞ ｲﾝﾀｰﾌｪｰｽ ﾘｾｯﾄが起きた場合に設定(1)されます。このﾌﾗｸﾞは電源ONﾘｾｯﾄまたはこのﾋﾞｯﾄ位置への1書き込 みによって解除(0)されます。

● ﾋﾞｯﾄ3 - WDRF : ｳｫｯﾁﾄﾞｯｸﾞ ﾘｾｯﾄ ﾌﾗｸﾞ (Watchdog Reset Flag)

このﾌﾗｸﾞはｳｫｯﾁﾄﾞｯｸﾞ ﾘｾｯﾄが起きた場合に設定(1)されます。このﾌﾗｸﾞは電源ONﾘｾｯﾄまたはこのﾋﾞｯﾄ位置への1書き込みによって解 除(0)されます。

● ﾋﾞｯﾄ2 - BORF : 低電圧(Brown-out)ﾘｾｯﾄ ﾌﾗｸﾞ (Brown Out Reset Flag)

このﾌﾗｸﾞは低電圧(Brown Out)ﾘｾｯﾄが起きた場合に設定(1)されます。このﾌﾗｸﾞは電源ONﾘｾｯﾄまたはこのﾋﾞｯﾄ位置への1書き込みに よって解除(0)されます。

● ﾋﾞｯﾄ1 - EXTRF : 外部ﾘｾｯﾄ ﾌﾗｸﾞ (External Reset Flag)

このﾌﾗｸﾞは外部ﾘｾｯﾄが起きた場合に設定(1)されます。このﾌﾗｸﾞは電源ONﾘｾｯﾄまたはこのﾋﾞｯﾄ位置への1書き込みによって解除(0) されます。

● ﾋﾞｯﾄ0 - PORF : 電源ONﾘｾｯﾄ ﾌﾗｸﾞ (Power On Reset Flag)

このﾌﾗｸﾞは電源ONﾘｾｯﾄが起きた場合に設定(1)されます。このﾌﾗｸﾞへの1書き込みがこのﾋﾞｯﾄ位置を解除(0)します。

8.5.2. CTRL - 制御ﾚｼﾞｽﾀ (Control register)

- - -

-7 6 5 4 3 2 1 0

ﾋﾞｯﾄ

CTRL +$01

R/W R

R R

R R

R R

0 0

0 0

0 0

0 0

Read/Write 初期値

- SWRST

● ﾋﾞｯﾄ7～1 - 予約 (Reserved)

これらのﾋﾞｯﾄは未使用で将来用に予約されています。将来のﾃﾞﾊﾞｲｽとの互換性のため、このﾚｼﾞｽﾀが書かれる時に、これらのﾋﾞｯﾄへ 常に0を書いてください。

● ﾋﾞｯﾄ0 - SWRST : ｿﾌﾄｳｪｱ ﾘｾｯﾄ (Software Reset)

このﾋﾞｯﾄが設定(1)される時にｿﾌﾄｳｪｱ ﾘｾｯﾄが起こります。このﾋﾞｯﾄはﾘｾｯﾄが発行される時に解除(0)されます。このﾋﾞｯﾄは形態設定変 更保護機構によって保護されています。詳細については10頁の「形態設定変更保護」を参照してください。

8.6. ﾚｼﾞｽﾀ要約

ｱﾄﾞﾚｽ 略称 ﾋﾞｯﾄ7 ﾋﾞｯﾄ6 ﾋﾞｯﾄ5 ﾋﾞｯﾄ4 ﾋﾞｯﾄ3 ﾋﾞｯﾄ2 ﾋﾞｯﾄ1 ﾋﾞｯﾄ0 頁

+$01 CTRL - - - SWRST 63

+$00 STATUS - - SRF PDIRF WDRF BORF EXTRF PORF 63

ドキュメント内 xmegaD.PDF (ページ 60-64)