6.1. 要点
● 高速な始動時間
● 安全な走行時ｸﾛｯｸ切り替え
● 内部発振器:
● 32MHz走行時校正付き発振器
● 2MHz走行時校正付き発振器
● 32.768kHz校正付き発振器
● 1kHz出力を持つ32kHz超低電力(ULP)発振器
● 外部ｸﾛｯｸ任意選択
● 0.4～16MHzｸﾘｽﾀﾙ用発振器
● 32.768kHzｸﾘｽﾀﾙ用発振器
● 外部ｸﾛｯｸ信号
● 20～128MHz出力周波数を持つPLL
● 内部及び外部ｸﾛｯｸ任意選択と1～31逓倍
● 固定化検出器
● 1～2048分周のｸﾛｯｸ前置分周器
● CPUｸﾛｯｸの2倍と4倍で走行する高速周辺ｸﾛｯｸ
● 内部発振器の走行時自動校正
● 任意選択遮蔽不可割り込みを持つ、外部発振器とPLL固定化失敗検出 6.2. 概要
XMEGAﾃﾞﾊﾞｲｽは多数のｸﾛｯｸ元を支援する柔軟なｸﾛｯｸ ｼｽﾃﾑを持ちます。これは正確な内部発振器と外部のｸﾘｽﾀﾙ発振子とｾﾗﾐｯ ｸ振動子の支援の両方を結合します。高周波数の位相固定閉路(PLL:Phase Locked Loop）とｸﾛｯｸ前置分周器が広い範囲のｸﾛｯｸ周 波数生成に使用できます。校正機能(DFLL)が利用可能で、電圧と温度に渡る周波数変動を取り去るための内部発振器の走行時自 動校正に使用できます。ｸﾘｽﾀﾙ用発振器停止監視器は外部発振器やPLLが停止した場合に遮蔽不可割り込みの発行と内部発振 器の切り替えを許可することができます。
ﾘｾｯﾄ発生時、32kHz超低電力を除く全ての発振器が禁止されます。ﾘｾｯﾄ後、ﾃﾞﾊﾞｲｽは常に2MHz内部発振器からの走行で始動しま す。標準動作の間はｼｽﾃﾑ ｸﾛｯｸ元と前置分周器はｿﾌﾄｳｪｱによって何時でも変更することができます。
図6-1.はXMEGA系ﾃﾞﾊﾞｲｽの原則的なｸﾛｯｸ ｼｽﾃﾑを表します。ｸﾛｯｸの全てが与えられた時間での活動を必要とする訳ではありませ ん。CPUと周辺機能用のｸﾛｯｸは55頁の「電力管理と休止形態動作」で記述されるように、休止形態動作と電力削減ﾚｼﾞｽﾀを使用し て停止することができます。
図6-1. ｸﾛｯｸ ｼｽﾃﾑ、ｸﾛｯｸ元とｸﾛｯｸ配給
32.768kHz ｸﾘｽﾀﾙ用発振器
実時間計数器 周辺機能 SRAM AVR CPU 不揮発性ﾒﾓﾘ
ｳｫｯﾁﾄﾞｯｸﾞ ﾀｲﾏ 低電圧検出(BOD)
32MHz 内部発振器 0.4～16MHz
ｸﾘｽﾀﾙ用発振器 2MHz 内部発振器 32.768kHz
内部発振器 32kHz内部(ULP)
超低電力発振器
clk
SYSclk
CPUclk
PER2clk
RTCｼｽﾃﾑ ｸﾛｯｸ多重器 (SCLKSEL) ｼｽﾃﾑ ｸﾛｯｸ前置分周器
clk
PERclk
PER4PLL
4分周
TOSC2
TOSC1 XTAL1 XTAL2 RTCSRC
32 分 周
32 分 周
PLLSRC 32
分
周 XOSCSEL
6.3. ｸﾛｯｸ配給
図6-1.はXMEGAﾃﾞﾊﾞｲｽで使用される原則的なｸﾛｯｸ配給系統を表します。
6.3.1. ｼｽﾃﾑ ｸﾛｯｸ -
clk
SYSｼｽﾃﾑ ｸﾛｯｸは主ｼｽﾃﾑ ｸﾛｯｸ選択からの出力です。これは非同期ｸﾛｯｸとUSBｸﾛｯｸを除く全ての内部ｸﾛｯｸを生成するのに使用される 前置分周器に供給されます。
6.3.2. CPUｸﾛｯｸ -
clk
CPUCPUｸﾛｯｸはCPUと不揮発性ﾒﾓﾘへ送られます。CPUｸﾛｯｸの停止は命令実行からCPUを抑制します。
6.3.3. 周辺ｸﾛｯｸ -
clk
PER主要な周辺機能とｼｽﾃﾑ部署がこの周辺ｸﾛｯｸを使用します。これには事象ｼｽﾃﾑ、割り込み制御器とSRAMを含みます。このｸﾛｯｸは 常にCPUｸﾛｯｸに同期しますが、例えCPUｸﾛｯｸがOFFされても動作できます。
6.3.4. 周辺2倍/4倍ｸﾛｯｸ -
clk
PER2,clk
PER4CPUｸﾛｯｸ周波数の2または4倍で動作できる部署は2倍周辺ｸﾛｯｸと4倍周辺ｸﾛｯｸを使用できます。
6.3.5. 非同期ｸﾛｯｸ -
clk
RTC非同期ｸﾛｯｸは外部32.768kHzｸﾘｽﾀﾙ用発振器、32.768kHz内部発振器からの32分周出力、または超低電力(ULP)発振器からの直 接ｸﾛｯｸ駆動を実時間計数器(RTC)に許します。例えﾃﾞﾊﾞｲｽが休止形態動作で残りのｸﾛｯｸが停止されても、専用のｸﾛｯｸ範囲がこれ らの周辺機能の動作を許します。
6.4. ｸﾛｯｸ元
ｸﾛｯｸ元は2つの主な群、内部発振器と外部ｸﾛｯｸ元に分けられます。ｸﾛｯｸ元の殆どはｿﾌﾄｳｪｱから直接的に許可と禁止ができ、一方 その他は周辺機能設定に依存して自動的に許可または禁止されます。ﾘｾｯﾄ後にﾃﾞﾊﾞｲｽは2MHz内部発振器からの走行で始動しま す。既定での他のｸﾛｯｸ元、DFLL、PLLはOFFされます。
6.4.1. 内部発振器
内部発振器は動作のためにどんな外部部品も必要としません。内部発振器の特性と精度の詳細についてはﾃﾞﾊﾞｲｽのﾃﾞｰﾀｼｰﾄを参 照してください。
6.4.1.1. 32kHz超低電力発振器
この発振器は概ね32kHzのｸﾛｯｸを提供します。32kHz超低電力(ULP)内部発振器は非常に低い電力のｸﾛｯｸ元で、これは高い精度 用に設計されていません。この発振器は1kHz出力を提供する組み込み前置分周器を使用します。詳細については47頁の「RTCCT RL - 実時間計数器(RTC)制御ﾚｼﾞｽﾀ」をご覧ください。ﾃﾞﾊﾞｲｽのどれかの部分に対するｸﾛｯｸ元として使用される時に、この発振器は 自動的に許可/禁止されます。この発振器はRTCに対するｸﾛｯｸ元として選択することができます。
6.4.1.2. 32.768kHz校正付き内部発振器
この発振器は概ね32.768kHzのｸﾛｯｸを提供します。これは公称周波数に近い既定周波数を提供するため、製造中に較正されます。
32.768kHz発振器校正(RC32KCAL)ﾚｼﾞｽﾀは発振器周波数の走行時校正のためにｿﾌﾄｳｪｱからも書けます。発振器は32.768kHz出 力と1.024kHz出力の両方を提供する組み込み前置分周器を使用します。詳細については47頁の「RTCCTRL - 実時間計数器(RT C)制御ﾚｼﾞｽﾀ」をご覧ください。
6.4.1.3. 32MHz走行時校正付き内部発振器
32MHz走行時校正内部発振器は高周波数発振器です。これは公称周波数に近い既定周波数を提供するため、製造中に較正され ます。ﾃﾞｼﾞﾀﾙ固定化閉路(DFLL)は温度と電圧の変動補償と発振器精度の最適化のめに、発振器の自動走行時校正を許可すること ができます。この発振器は30～55MHz間の何れかの周波数に調整と較正をすることもできます。
6.4.1.4. 2MHz走行時校正付き内部発振器
2MHz走行時校正内部発振器はﾘｾｯﾄ後の既定ｼｽﾃﾑ ｸﾛｯｸ元です。これは公称周波数に近い既定周波数を提供するため、製造中 に較正されます。ﾃﾞｼﾞﾀﾙ固定化閉路(DFLL)は温度と電圧の変動補償と発振器精度の最適化のめに、発振器の自動走行時校正を 許可することができます。
6.4.2. 外部ｸﾛｯｸ元
XTAL1とＸTAL2ﾋﾟﾝは水晶ｸﾘｽﾀﾙまたはｾﾗﾐｯｸ振動子のどちらに対しても、外部発振器を駆動するのに使用できます。XTAL1は外
6.4.2.1. 0.4～16MHzｸﾘｽﾀﾙ用発振器
この発振器は0.4～16MHz内全てを含む各周波数範囲に最適化された4つの異なる動作で 働けます。図6-2.はｸﾘｽﾀﾙ発振子またはｾﾗﾐｯｸ振動子の代表的な接続を示します。
C1とC2の2つの容量は接続されたｸﾘｽﾀﾙで必要とされる負荷容量と合わせるために追加す ることができます。
図6-2. ｸﾘｽﾀﾙ発振子接続 XTAL2 C2
C1 XTAL1 GND
6.4.2.2. 外部ｸﾛｯｸ入力
外部ｸﾛｯｸ元からﾃﾞﾊﾞｲｽを駆動するには、XTAL1が図6-3.で示されるように駆動されなけれ
ばなりません。この動作ではXTAL2が標準I/Oﾋﾟﾝとして使用できます。 図6-3. 外部ｸﾛｯｸ駆動接続 XTAL2 XTAL1 GND 外部ｸﾛｯｸ信号
(標準入出力ﾋﾟﾝ)
6.4.2.3. 32.768kHzｸﾘｽﾀﾙ用発振器
32.768kHzｸﾘｽﾀﾙ用発振器は専用の低周波数発振器入力回路を許可することによって TOSC1とTOSC2のﾋﾟﾝ間に接続できます。代表的な接続は図6-4.で示されます。TOSC2で の振幅電圧を減らした低電力動作が利用可能です。この発振器はｼｽﾃﾑ ｸﾛｯｸ、RTCに対 するｸﾛｯｸ元としてと、DFLL基準として使用できます。
C1とC2の2つの容量は接続されたｸﾘｽﾀﾙで必要とされる負荷容量と合わせるために追加す ることができます。推奨されるTOSC特性と負荷容量の詳細についてはﾃﾞﾊﾞｲｽのﾃﾞｰﾀｼｰﾄ を参照してください。
図6-4. 32.768kHzｸﾘｽﾀﾙ発振子接続 TOSC2 C2
C1 TOSC1 GND
6.5. ｼｽﾃﾑ ｸﾛｯｸ選択と前置分周器
全ての校正付き内部発振器、外部ｸﾛｯｸ元(XOSC)、PLL出力がｼｽﾃﾑ ｸﾛｯｸ元として使用できます。ｼｽﾃﾑ ｸﾛｯｸ元はｿﾌﾄｳｪｱから選 択可能で、通常動作の間に変更することができます。組み込みﾊｰﾄﾞｳｪｱ保護が安全でないｸﾛｯｸ切り換えを防ぎます。不活性または 禁止されている発振器をｸﾛｯｸ元として選択することと、ｼｽﾃﾑ ｸﾛｯｸとして現在使用している発振器を禁止することは不可能です。発 振器の準備可を調べるために各発振器はｿﾌﾄｳｪｱから読むことができる状態ﾌﾗｸﾞを持っています。
ｼｽﾃﾑ ｸﾛｯｸはそれをCPUや周辺機能へ配給する前にｸﾛｯｸ信号を1～2048分周できる前置分周部へ供給されます。前置分周器設 定は通常動作の間にｿﾌﾄｳｪｱから変更できます。初段の前置分周器Aは1～512分周できます。そして前置分周器BとCは個別にｸﾛｯ ｸをそのまま通すか、または合同で1～4分周するかのどちらかに形態設定できます。前置分周器は前置分周器設定変更時に起こる 中間の周波数やｸﾞﾘｯﾁのないことと、(正しい)位相を常に保証します。前置分周器設定は最低ｸﾛｯｸの上昇端に従って更新されま す。
図6-5. ｼｽﾃﾑ ｸﾛｯｸ選択と前置分周器 内部32.768kHz発振器
内部2MHz発振器 内部32MHz発振器 内部PLL 外部(XOSC)
clk
SYS 前置分周器A(1,2,4,～,512) 前置分周器B
(1,2,4) 前置分周器C (1,2)
clk
CPUclk
PER2clk
PERclk
PER4ｸﾛｯｸ選択
前置分周器Aはｼｽﾃﾑ ｸﾛｯｸを分周し、その結果のｸﾛｯｸが
clk
PER4です。CPU ｸﾛｯｸ周波数の2または4倍での動作を周辺機能に許 すために、前置分周器BとCはｸﾛｯｸ速度の更なる分周を許すことができます。前置分周器BとCが使用されない場合は、全てのｸﾛｯｸ が前置分周器Aからの出力として同じ周波数で動作します。ｼｽﾃﾑ ｸﾛｯｸ選択と前置分周ﾚｼﾞｽﾀは、ｼｽﾃﾑ ｸﾛｯｸと前置分周器設定の変更に対して時間制限書き込み手順を使用する形態設定 変更保護機構によって保護されています。詳細については10頁の「形態設定変更保護」を参照してください。