ﾌﾟﾛｸﾞﾗﾐﾝｸﾞとﾃﾞﾊﾞｯｸﾞ用ｲﾝﾀｰﾌｪｰｽ

24.1. 要点

● ﾌﾟﾛｸﾞﾗﾐﾝｸﾞ

● PDIｲﾝﾀｰﾌｪｰｽを通す外部ﾌﾟﾛｸﾞﾗﾐﾝｸﾞ ^● 高速動作のための最小の規約付随負荷

^● 確かな動作のための組み込みの異常検出と処理

● 何れかの通信ｲﾝﾀｰﾌｪｰｽを通すﾌﾟﾛｸﾞﾗﾐﾝｸﾞ用のﾌﾞｰﾄ ﾛｰﾀﾞ支援

● ﾃﾞﾊﾞｯｸﾞ

● 不干渉、実時間、ﾁｯﾌﾟ上ﾃﾞﾊﾞｯｸﾞ ｼｽﾃﾑ

● ﾋﾟﾝ接続を除き、ﾃﾞﾊﾞｲｽから必要とされるｿﾌﾄｳｪｱまたはﾊｰﾄﾞｳｪｱなし

● ﾌﾟﾛｸﾞﾗﾑの流れ制御

^● 実行、停止、ﾘｾｯﾄ、1行実行、内側実行、外側実行、ｶｰｿﾙまで実行

● 無制限数の使用者ﾌﾟﾛｸﾞﾗﾑ中断点(ﾌﾞﾚｰｸﾎﾟｲﾝﾄ)

● 無制限数の使用者ﾃﾞｰﾀ中断点、以下で中断 ^● ﾃﾞｰﾀ位置読み、書き、または読み書き両方 ^● ﾃﾞｰﾀ位置内容が値と等しいまたは等しくない ^● ﾃﾞｰﾀ位置内容が値よりも大きいまたは小さい ^● ﾃﾞｰﾀ位置内容が範囲の内側または外側

● ﾃﾞﾊﾞｲｽ ｸﾛｯｸ周波数での制限なし

● ﾌﾟﾛｸﾞﾗﾐﾝｸﾞとﾃﾞﾊﾞｯｸﾞ用ｲﾝﾀｰﾌｪｰｽ(PDI)

● 外部のﾌﾟﾛｸﾞﾗﾐﾝｸﾞとﾃﾞﾊﾞｯｸﾞ用の2ﾋﾟﾝ ｲﾝﾀｰﾌｪｰｽ

● ﾘｾｯﾄ ﾋﾟﾝと専用ﾋﾟﾝを使用

● ﾌﾟﾛｸﾞﾗﾐﾝｸﾞまたはﾃﾞﾊﾞｯｸﾞ中にI/Oﾋﾟﾝの必要なし 24.2. 概要

ﾌﾟﾛｸﾞﾗﾐﾝｸﾞとﾃﾞﾊﾞｯｸﾞ用ｲﾝﾀｰﾌｪｰｽ(PDI)はﾃﾞﾊﾞｲｽの外部ﾌﾟﾛｸﾞﾗﾐﾝｸﾞとﾁｯﾌﾟ上ﾃﾞﾊﾞｯｸﾞ用のAtmel専有ｲﾝﾀｰﾌｪｰｽです。

PDIはﾌﾗｯｼｭ、EEPROM、ﾋｭｰｽﾞ、施錠ﾋﾞｯﾄ、使用者識票列の不揮発性ﾒﾓﾘ(NVM)の高速ﾌﾟﾛｸﾞﾗﾐﾝｸﾞを支援します。これはNVM制御 器をｱｸｾｽして、205頁の「ﾒﾓﾘ ﾌﾟﾛｸﾞﾗﾐﾝｸﾞ」で記述されるようにNVM制御器命令を実行することによって行われます。

ﾃﾞﾊﾞｯｸﾞは不干渉、実時間のﾃﾞﾊﾞｯｸﾞを提供するﾁｯﾌﾟ上ﾃﾞﾊﾞｯｸﾞ ｼｽﾃﾑを通して支援されます。これはﾃﾞﾊﾞｲｽ ﾋﾟﾝ接続を除いてどんなｿ ﾌﾄｳｪｱまたはﾊｰﾄﾞｳｪｱも必要としません。Atmelのﾂｰﾙ ﾁｪｰﾝ使用は完全なﾌﾟﾛｸﾞﾗﾑの流れ制御を提供し、ﾌﾟﾛｸﾞﾗﾑと複雑なﾃﾞｰﾀの無 制限数の中断点(ﾌﾞﾚｰｸﾎﾟｲﾝﾄ)を支援します。応用ﾃﾞﾊﾞｯｸﾞはｱｾﾝﾌﾞﾗと逆ｱｾﾝﾌﾞﾗ ﾚﾍﾞﾙからだけでなく、Cまたは他の高位言語ｿｰｽ ｺｰﾄﾞのﾚﾍﾞﾙからも行うことができます。

ﾌﾟﾛｸﾞﾗﾐﾝｸﾞとﾃﾞﾊﾞｯｸﾞはPDI物理層を通して行えます。これはｸﾛｯｸ入力用のﾘｾｯﾄ ﾋﾟﾝ(PDI_CLK)とﾃﾞｰﾀ入出力用の他の1つの専用検 査ﾋﾟﾝ(PDI_DATA)を使用する2ﾋﾟﾝ ｲﾝﾀｰﾌｪｰｽです。何れかの外部書き込み器またはﾁｯﾌﾟ上ﾃﾞﾊﾞｯｶﾞ/ｴﾐｭﾚｰﾀがこれらｲﾝﾀｰﾌｪｰｽの どちらかへ直接的に接続することができます。

図24-1. PDI物理層でのPDI、密接に関連する部署(青枠)

ﾌﾟﾛｸﾞﾗﾐﾝｸﾞとﾃﾞﾊﾞｯｸﾞ用ｲﾝﾀｰﾌｪｰｽ(PDI) PDI 制御器 PDI

(物理層)

OCD NVMﾒﾓﾘ NVM制御器 PDIﾊﾞｽ

内部ｲﾝﾀｰﾌｪｰｽ PDI_CLK

PDI_DATA

24.3. PDI物理層

PDI物理層は低位直列通信を扱います。これは(丁度USRT動作でのUSARTのように)双方向半二 重同期直列送受信器を使用します。物理層は構造体開始検出、構造体異常検出、ﾊﾟﾘﾃｨ生成、

ﾊﾟﾘﾃｨ異常検出、衝突検出を含みます。

PDI_CLKとPDI_DATAに加え、PDI_DATAﾋﾟﾝは内部ﾌﾟﾙｱｯﾌﾟ抵抗を持ち、VCCとGNDは外部書き 込み器/ﾃﾞﾊﾞｯｶﾞとﾃﾞﾊﾞｲｽ間で接続されなければなりません。図24-2.は代表的な接続を示します。

図24-5. PDI物理層に関するｷｬﾗｸﾀとﾀｲﾐﾝｸﾞ

St D0 D1 D2 D3 D4 D5 D6 D7 P 停止 1 DATAｷｬﾗｸﾀ

1 BREAKｷｬﾗｸﾀ 1 IDLEｷｬﾗｸﾀ

BREAK IDLE

図24-2. PDI接続

VCC PDI_CLK PDI_DATA

GND PDI

ｺﾈｸﾀ VCC

本項の残りはAtmel AVR XMEGAﾃﾞﾊﾞｲｽに対する第3者開発書き込み器またはﾌﾟﾛｸﾞﾗﾐﾝｸﾞ支援による使用だけを意図したもので す。

24.3.1. 許可方法

PDI物理層は使用前に許可されなければなりません。これは最初にPDI_DATA線を外部ﾘｾｯﾄ最小ﾊﾟﾙｽ幅と等しい長さよりも長い期 間、Highに強制することによって行われます(外部ﾘｾｯﾄ ﾊﾟﾙｽ幅のﾃﾞｰﾀについてはﾃﾞﾊﾞｲｽのﾃﾞｰﾀｼｰﾄを参照してください)。これは ﾋｭｰｽﾞ設定によって未だ禁止されていない場合に、ﾘｾｯﾄ ﾋﾟﾝのRESET機能を禁止します。

次に、PDI_DATAを16PDI_CLK周期間、High保持を継続してください。最初のPSI_CLK周期はﾘｾｯﾄ ﾋﾟﾝのRESET機能が禁止された 後、100μsよりも遅れてはなりません。これがその時間で起きない場合、許可手順は始めから再び開始されなければなりません。許可 の流れは図24-3.で示されます。

図24-3. PDI許可の流れ

ﾘｾｯﾄ(PDI_CLK)ﾋﾟﾝのRESET機能禁止 PDI活性(有効)化 PDI_DATA

PDI_CLK

RESETﾋﾟﾝはPDIｲﾝﾀｰﾌｪｰｽが許可されている時に採取されます。そしてﾘｾｯﾄ ﾚｼﾞｽﾀはRESETﾋﾟﾝの状態に従って設定され、このﾋﾟﾝ のﾘｾｯﾄ機能が禁止された後でのｺｰﾄﾞ走行からﾃﾞﾊﾞｲｽを保護します。

24.3.2. 禁止方法

PDI_CLKのｸﾛｯｸ周波数が概ね10kHzよりも低い場合、これはｸﾛｯｸ線での無活動と見なします。それはPDIを自動的に禁止します。

ﾋｭｰｽﾞによって禁止されていなければ、ﾘｾｯﾄ(PDI_CLK)ﾋﾟﾝのﾘｾｯﾄ機能が再び許可されます。これは最低ﾌﾟﾛｸﾞﾗﾐﾝｸﾞ周波数が概ね 10kHzであることも意味します。

24.3.3. 構造体形式とｷｬﾗｸﾀ

PDI物理層は開始ﾋﾞｯﾄ、ﾊﾟﾘﾃｨ ﾋﾞｯﾄ、2つの停止ﾋﾞｯﾄを持 つ8ﾋﾞｯﾄ ﾃﾞｰﾀの1ｷｬﾗｸﾀで定義される固定構造体形式 を使用します。

図24-4. PDI直列構造体形式

St D0 D1 D2 D3 D4 D5 D6 D7 (St/IDLE)

(IDLE) P Sp1 Sp2

1構造体

St : 開始ﾋﾞｯﾄ (常にLow) Spn : 停止ﾋﾞｯﾄ (常にhigh)

Dn : ﾃﾞｰﾀ ﾋﾞｯﾄ (0～7) P : ﾊﾟﾘﾃｨ ﾋﾞｯﾄ (偶数ﾊﾟﾘﾃｨを使用) DATA,BREAK,IDLEの3つの異なるｷｬﾗｸﾀが使用されま

す。BREAKｷｬﾗｸﾀは12ﾋﾞｯﾄ長のLowﾚﾍﾞﾙと当価です。

IDLEｷｬﾗｸﾀは12ﾋﾞｯﾄ長のHighﾚﾍﾞﾙと当価です。BREAK とIDLEのｷｬﾗｸﾀは12ﾋﾞｯﾄ長を超えて延ばすことができま す。

24.3.4. 直列送受信

PDI物理層は送信動作(TX)または受信動作(RX)のどちらかです。既定で はそれがRX動作で、開始ﾋﾞｯﾄを待ちます。

書き込み器とPDIは書き込み器によって供給されるPDI_CLKで同期して動 作します。ｸﾛｯｸ端とﾃﾞｰﾀ採取またはﾃﾞｰﾀ変更の間の依存性は固定化さ れています。図24-6.で図解されるように、(書き込み器またはPDIのどちら かからの)出力ﾃﾞｰﾀは常にPDI_CLKの下降端で設定(変更)され、PDI_CLK の上昇端で採取されます。

図24-6. ﾃﾞｰﾀの変更と採取 PDI_CLK

PDI_DATA

採取 採取 採取

24.3.5. 直列送信

ﾃﾞｰﾀ送信がPDI制御器によって開始されると、送信部は開始ﾋﾞｯﾄ、ﾃﾞｰﾀ ﾋﾞｯﾄ、ﾊﾟﾘﾃｨ ﾋﾞｯﾄ、2つの停止ﾋﾞｯﾄをPDI_DATAへ単純にｼﾌ ﾄ出力します。送信速度はPDI_CLK信号によって指示されます。送信動作の間では、連続するDATAｷｬﾗｸﾀ間の隙間を可能な限り満 たすためにIDLEﾋﾞｯﾄ(Highﾋﾞｯﾄ)が自動的に送信されます。送信中に衝突が検出された場合、出力駆動部が禁止されてｲﾝﾀｰﾌｪｰｽ はBREAKｷｬﾗｸﾀを待つRX動作に置かれます。

24.3.6. 直列受信

開始ﾋﾞｯﾄが検出されると、受信部は8つのﾃﾞｰﾀ ﾋﾞｯﾄ収集を始めます。ﾊﾟﾘﾃｨ ﾋﾞｯﾄがﾃﾞｰﾀ ﾋﾞｯﾄのﾊﾟﾘﾃｨに対応していない場合、ﾊﾟﾘﾃｨ 異常が発生しています。1つまたは両方の停止ﾋﾞｯﾄがLowなら、構造体異常が発生しています。ﾊﾟﾘﾃｨ ﾋﾞｯﾄが正しくて構造体異常が 検出されないなら、受信ﾃﾞｰﾀ ﾋﾞｯﾄはPDI制御器で利用可能です。

PDIがTX動作の時に、書き込み器によるBREAKｷｬﾗｸﾀの合図はBREAK(中断)として解釈されませんが、一般的なﾃﾞｰﾀ衝突を代わり に引き起こします。PDIがRX動作の時に、BREAKｷｬﾗｸﾀはBREAKとして認識されます。(1つ以上のHighﾋﾞｯﾄによって分けられていな ければならない)2つの連続するBREAKｷｬﾗｸﾀの送信によって、PDIが始めにTXまたはRX動作のどちらだったかに拘らず、最後の BREAKｷｬﾗｸﾀが常にBREAK(中断)として認識されます。これはTX動作に於いて最初のBREAKが衝突として見えるためです。その 後にPDIはRX動作に移動して2つ目のBREAKをBREAK(中断)として知ります。

24.3.7. 方向変更

半二重動作に対して正しいﾀｲﾐﾝｸﾞを保証するため、保護時間機構が使用されます。PDIがRX動作からTX動作へ動作変更する時で 開始ﾋﾞｯﾄが送信される前に形態設定可能なﾋﾞｯﾄ数のIDLEﾋﾞｯﾄが挿入されます。RXとTXの動作間の最小遷移時間は2IDLE周期で、

これらが常に挿入されます。PDI制御器の制御(CTRL)ﾚｼﾞｽﾀ内の保護時間(GUARDTIME)ﾋﾞｯﾄ書き込みが追加保護時間を指定しま す。既定保護時間は128ﾋﾞｯﾄです。

図24-7. IDLEﾋﾞｯﾄ挿入によるPDI方向変更

St PDI ﾃﾞｰﾀ受信(RX) P Sp1 Sp2

1 DATAｷｬﾗｸﾀ 方向変更

IDLEﾋﾞｯﾄ St PDI ﾃﾞｰﾀ送信(TX) P Sp1 Sp2 1 DATAｷｬﾗｸﾀ

書き込み器からPDIｲﾝﾀｰﾌｪｰｽへのﾃﾞｰﾀ

保護時間IDLEﾋﾞｯﾄ数挿入

PDIｲﾝﾀｰﾌｪｰｽから書き込み器へのﾃﾞｰﾀ

外部書き込み器は目的PDIがRX動作からTX動作へ変更する点でPDI_DATA線の制御を失うでしょう。保護時間は通信のこの重要な 段階を緩和します。書き込み器がRX動作からTX動作へ変更する時は、開始ﾋﾞｯﾄが送信される前に最小で単一IDLEﾋﾞｯﾄが挿入され るべきです。

24.3.8. 駆動競合と衝突検出

駆動競合(PDIと書き込み器が同時にPDI_DATAを駆動) の影響を低減するために衝突検出用機構が使用されま す。この機構はPDI_ DATA線でのﾃﾞｰﾀ出力のPDI駆動方 法に基きます。図24-8.で示されるように、PDI出力駆動部 は出力値が変化(0⇒1または1⇒0)する時にだけ活性(有 効)です。従って、2つ以上の連続するﾋﾞｯﾄ値が同じ場合、

その値は最初のｸﾛｯｸ周期だけ能動的に駆動されます。こ の時点の後はPDI出力駆動部が自動的にHi-Zにされ、

PDI_DATAﾋﾟﾝは出力駆動部がﾋﾞｯﾄ値での変化のために 再許可されるまでﾋﾟﾝ値を無変化に保つ責任があるﾊﾞｽ保 持器を持ちます。

図24-8. ﾊﾞｽ保持器を使用するPDI_DATAでのﾃﾞｰﾀ出力駆動 PDI_CLK

出力許可 駆動出力 PDI_DATA

1 0 1 1 0 0 1