検出器システムの構成

57

付 録 A 5mm _厚 8 × 8 CdTe _{ピクセル検出器}

の開発

58 付 録A 5mm厚 8×8 CdTeピクセル検出器の開発

図A.2: 8×8 CdTeピクセル素子

図A.3: 8×8 CdTe素子のI-V特性とI-T特性

A.1. 検出器システムの構成 59 A.1.2 VA32TAとの接合

CdTe検出器の各ピクセルとVA32TAの各チャンネルを接合するために、図A.4に示すような セラミック基板(ファンアウトボード)を用いた。この基板とCdTe素子との接合には、In/Auバ ンプ接合技術を用いた。このファンアウトとVA32TAチップの入力チャンネルへの接合にはワイ ヤーボンディングを用いた。今回試作した検出器では、5チャンネルFanoutボードとワイヤーボ ンディングで接合できなかった。それは、今回の素子が非常に厚いため、通常の手順でワイヤー ボンディングを行えなかったためである。

図A.4: CdTeピクセル素子から信号を読み出すために用いたファンアウトボード。各ピクセ

ルの直下にバンプパッドがある。上に三つある四角の電極は、HVとグラウンド用の電極で ある。グラウンド用の電極へと接合してガードリング部分をグラウンドに落とす。

A.1.3 VA32TAの概要

VA32TAは、われわれとIDEAS社と共同で開発を行っている低雑音アナログASICである。

VA32TAは0.35 µmのCMOSプロセスで作られており、一つのチップで検出器からの信号を同

時に32チャンネル処理することができる。我々はこれまでこのASICを用いて、両面シリコン ストリップ検出器(DSSD)やCdTeダイオードを用いた8×8 CdTeピクセル検出器を製作して、

いずれも高い性能を実証してきた［35］。また、宇宙利用では重要な放射線体制に対して20 MRad まで使用できることが実証されている［38］。

VA32TAの詳細は文献［35］に詳しいが、ここでは簡単にVA32TAを説明する。A.5に示すよう に、VA32TAはVAとTAの二つの波形整形回路から構成されている。VAは入力信号を数µs程 度の比較的長い整形増幅器(slow shaper)、サンプルホールド回路、マルチプレクサからなる。VA の出力は電流作動出力である。一方、TAは300 nsecと短い整形増幅器(fast shaper)、ディスク リミネータから構成されており、出力はワイヤードORされて一つの出力となる。チップの動作 には、アナログ電源+1.5 V、−2.0 V、デジタル電源+1.5 V、−2.0 Vが必要である。また、１ チップあたり500µAがチップの動作に必要となり、その電流を作るためのバイアスを供給する 必要がある。

図A.5に示すように、VA32TAは、TAのトリガー出力から、設定された時間のdelayをもっ てサンプルホールドを行う。このdelayはslow ampのピーキングタイムに設定し、今回の測定で

60 付 録A 5mm厚 8×8 CdTeピクセル検出器の開発 は2µsに設定した。VA32TAでは、トリガー毎に全てのチャンネルのサンプルホールドがおこな われて、32チャンネルの信号を順次読み出す仕組みになっている。