第 5 章 評価実験 69
5.4 本章のまとめ
第5章 評価実験
第 6 章
結論
第6章 結論 本論文では，VLSIデバイスの微細化が進む中で問題となっているデバイスの 信頼性低下の解決方法として研究の進んでいるfault-secure設計について特に高 位レベルにおけるものを扱った．まず，fault-secure設計の定義に触れ，高位合成 レベルでの既存研究を調査し，それらの課題点を考察し，新手法を提案した．ま た，提案手法と既存手法の比較考察を行い，提案手法の優位性を示した．加えて，
fault-secure設計において最適解を求めることが現実的な実行時間では不可能であ
ることを示し，ヒューリスティックな手法の必要性を示した．ヒューリスティック な手法であるFDSをfault-secure設計に取り込んだ手法と提案手法との比較を行 い，本提案手法のfault-secure設計におけるヒューリスティックな手法としての優 位性を示した．
第2章「fault-secure設計」では，まずfault-secure設計におけるfaultの定義 を示した．次に高位レベルにおけるfault-secure設計の定義を示した．また，その 検出力についても示した．
第3章「既存研究」では，高位レベルにおけるfault-secure設計に関する3つの 既存研究をとりあげた．各節でそれぞれその手法と同一の入力に対する実行例を 示し，その面積オーバヘッド，時間オーバヘッドを示した．
第4章「提案手法」では，前章の各既存研究に対して，その手法と行った実行結 果を面積オーバヘッド，時間オーバヘッドに注目し考察した．また，その考察か ら既存手法よりも面積オーバヘッド，時間オーバヘッドを削減するための新たな 手法を提案し，その実行例を挙げ既存手法との比較を行った．その結果より，本 提案手法の有効性を示した．
第5章「評価実験」では，fault-secure設計の提案手法のさらなる有効性を示す ため，最適解との比較を行い，fault-secure設計におけるヒューリスティックな手 法の必要性を示した．また，一般的なヒューリスティックなアルゴリズムとの比 較考察を行い提案手法の優位性を示した．
高位レベルにおけるfault-secure設計の既存研究では与えられたCDFGにそれ と同一の再計算用CDFGを付加しそこに時間オーバヘッドを許容したり，サブ CDFGに分割することで可動性を生み出していた．そして，あらかじめ用意され
第6章 結論 ていた演算器のアイドリングサイクルへのスケジューリング行い，アロケーション を行うことでデバイスにfault-sucureを持たせるというものであった．しかし，そ れらの手法の多くが入力CDFG自体にはスケジューリングを行わずにfault-secure 設計のために付加した再計算部のみをスケジューリングしていた．この方針では既 存研究は十分に進んでおり，fault-secure設計に伴う面積オーバヘッド，時間オー バヘッドの増加を抑えるためにはあらたな方針が必要であると言えた．
そこで，本論文では入力となるCDFGの可動性に注目しスケジューリングを行 うこと，アロケーションをも再度行うことで，既存手法よりも面積オーバヘッド，
時間オーバヘッドを削減することができる新手法を提案した．また，本提案手法 では逐次的エラー検出という観点の下，新たにfault-secureを補償するために行う 比較チェックに関する比較器の共有を行うという方法を取り入れ，必要とする比 較器数を既存手法よりも抑えている．FIRやEFWを対象とする実験を行い，そ の結果から提案手法が既存手法よりも面積オーバヘッド，時間オーバヘッドの削 減効果が高いことを示した．加えて，現在のLSI設計にfault-secure設計を導入す るに当たってその最適解の導出が現実時間では困難であることを示し，ヒューリ スティックな手法の必要性を示すとともに，ヒューリスティックな手法として優れ ているFDSとの比較を行うことにより本手法のヒューリスティックな手法の中で の優位性を示した．それらの比較実験の結果より，fault-secure設計においては再 計算部ノードの可動度が大きいためヒューリスティックな手法が必要不可欠であ るということ，既存の有用なヒューリスティック手法であるFDSを用いるという 手法では一般的な設計に用いた場合ほどよい結果が得られないということが明ら かになった．以上の結果より，この分野においては提案手法のように通常計算部 と再計算部のノードの制約の違いを考慮したアルゴリズムが有効であると言える．
謝辞
本論文を執筆するにあたり数々の貴重な御指導，御助言を賜りました柳澤政生 教授に深く感謝致します．
本論文全般にわたり様々な御指導，御助言を賜りました，大附辰夫教授，戸川 望助教授に心よりお礼申し上げます．
また，2007年度は柳澤研究室高位合成班に私しか所属していなかったために，
他班である小原俊逸氏にも多くの御指導，御助言を賜りましたこと心より感謝致 します．
最後に，2007年9月の定年まで勤め上げ私を今まで育ててくれた父と，その父 を支え続けた母に，この場を借りて心よりの感謝を伝えたいと思います．
参考文献
[1] A. Antola, V. Piuri, and M. Sami, High-level synthesis of data paths with concurrent error detection, inProc. IEEE Int. Symp. Defect Fault Tolerance VLSI Syst., pp. 292–300, 1998.
[2] P. Banerjee and J. A. Abraham, Fault-secure algorithms for multiple pro-cessor systems, inProc. 11th Int. Symp. Comput. Archit., pp. 279–287, June 1984.
[3] P. S. L. M. Barreto and V. Rijmen, The KHAZAD legacy-level Block Cipher, presented at the 1st Open NESSIE Workshop, Leuven, Belgium, Nov. 13–
14, 2000.
[4] P. S. L. M. Barreto and V. Rijmen, The ANUBIS Block Ci-pher, Sep. 2000. Primitive submitted to NESSIE. [Online]. Available:
http://www.cosic.esat.kuleuven.ac.be/nessie/
[5] A. Biryukov, Analysis of involutional ciphers: KHAZAD and ANUBIS, in Proc. Fast Software Encryption (FSE 03), T. Johansson, Ed, pp. 45–53.
[6] S. Buchner, M. Baze, D. Brown, D. McMorrow, and J. Melinger, Compari-son of error rates in combinational and sequential logic, IEEE Trans. Nucl.
Sci., vol.44, pp. 2209–2216, Dec. 1997.
参考文献 [8] S. Devadas and A. R. Newton, Algorithms for Allocation in Data Path Syn-thesis, IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, vol.8, pp. 768–781, July 1989.
[9] D. D. Gajski, Nikil D. Dutt, Allen C-H Wu, and Steve Y-L Lin, HIGH-LEVEL SYNTHESIS Introduction to Chip and System Design, Kluwer Aca-demic Publisher, 1992.
[10] R. Karri and A. Orailoglu, Time-constrained scheduling during highlevel synthesis of fault-secure VLSI digital signal processors, IEEE Trans. Rel., vol.45, pp. 404–412, Sept. 1996.
[11] M. C. McFarland, Using Bottom-Up Design Techniques in the Synthesis of Digital Hardware from Abstract Behavioral Descriptions, inProc of the 23th Design Automation Conference, 1986.
[12] M. C. McFarland, Alice C. Parker, and Raul Camposano, The High-Level Synthesis of Digital Systems, inProc. of the IEEE, vol.78, no.2, Feb. 1990.
[13] E. Normand, Single-event effects in avionics, IEEE Trans. Nucl. Scie., vol.43, pp. 461–474, Apr. 1996.
[14] E. Normand, Single event upset at ground level, IEEE Trans. Nucl. Sci., vol.43, pp. 2742–2750, Dec. 1996.
[15] A. Orailogulu and D. D. Gajski, Flow Graph Representation, Proceedings of the 23th Design Automation Conference, pp. 503–509, 1986.
[16] N. Park and A. C. Parker, Sehwa: A Software Package for Synthesis of Pipelines from Behavioral Specifications, IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, vol.7, pp. 356–370, Mar.
1988.
参考文献 [17] P.G. Paulin and J.P. Knight, Force-Directed Scheduling for the Behav-ioral Synthesis of ASIC’s, IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, vol.8, no.6, pp.661–679, June 1989.
[18] Ivan Radivojevic, Symbolic Scheduling Techniques, UNIVERSITY OF CALIFORNIA Santa Barbara, March 1996.
[19] C. Sechen, D. Chen, An improved objective function for min-cut circuit partitioning, in Proc. IEEE Intarnational Conf. Computer-Aided Design, 1988 Nov, pp.502–505.
[20] Synopsys. [Online] Available: http://www.synopsys.com/
[21] K. Wakabayashi and T. Yoshimura, A Resource Sharing and Control Syn-thesis Method for Conditional Branches, inProc. of the International Con-ference on Computer-Aided Design, pp.62–65, 1989.
[22] K. Wu and Nikhil Joshi, Concurrent Error Detection for Involutional Func-tions With ApplicaFunc-tions in Fault-Tolerant Cryptographic Hardware Design, IEEE Trans. on computeraided design of integrated circuits and systems, vol.25, No.6, pp.1163–1169, June 2006.
[23] K. Wu and Ramesh Karri, Fault Secure Datapath Synthesis Using Hybrid Time and Hardware Redundancy, IEEE Trans. on computeraided design of integrated circuits and systems, vol.23, No.10, pp.1476–1484, Oct. 2004.
[24] C.W. Yeh, C.K. Cheng, A general purpose multiple-way partitioning algo-rithm, inProc. Design Automation Conf., pp.421–426, Jun. 1991.