MAX 10 ADC 実装ガイド 4
2017.02.21
UG-M10ADC 更新情報 フィードバック
ADC デザインを Quartus Prime ソフトウェアに実装することができます。このソフトウェアに は、デザインの作成ならびにコンパイルを行い、かつデバイスをコンフィグレーションするため のツールが入っています。
Quartus Prime ソフトウェアでは、パラメーターをセットアップし、ユーザーのアルテラモジュ
ラーADC IP コアを生成することができます。ADC の信号性能を把握するには、 Quartus Prime
ADC ツールキットを使用します。 Quartus Prime ソフトウェアおよびADC ツールキットの使い
方について、詳しくは関連情報を参照してください。
図 4-1: MAX 10 ADC ソリューションの上位レベルのブロック図
Altera FPGA
User Design Avalon-MM Master
ADC soft IP clock Avalon-MM interface
Altera PLL IP Core
ADC hard IP clock ADC hard IP block
External voltage
reference pin Analog input pins
コントロール信号、
ステータス信号と データ信号により、
アナログ入力ピンを 一度に1つづつ サンプリングする。
Sequencer state machine
RAM read/write CSR and ADC digital output Altera Modular ADC IP Core
Avalon MM Slave
RAM Block Bidirectional
dual port
Intel Corporation. All rights reserved. Intel, the Intel logo, Altera, Arria, Cyclone, Enpirion, MAX, Nios, Quartus and Stratix words and logos are trademarks of Intel Corporation or its subsidiaries in the U.S. and/or other countries. Intel warrants performance of its FPGA and semiconductor products to current
specifications in accordance with Intel's standard warranty, but reserves the right to make changes to any products and services at any time without notice. ISO
関連情報
• 1-1ページの MAX 10 アナログ-デジタル・コンバーターの概要
• Quartus II Handbook, Volume 1: Design and Synthesis
Quartus IIソフトウェアでIPコアを使用する方法について詳しく説明します。
• Introduction to Intel FPGA IP Cores
パラメーター化、アップグレード、IP コアのシミュレーションを含むすべてのIntelFPGA IP コアに関する基本的な情報を提供します。
• Creating Version-Independent IP and Qsys Simulation Scripts
ソフトウェアあるいはIP のバージョンのアップグレードのためのマニュアルでの更新を必 要としないシミュレーション・スクリプトの作成について詳しい情報を提供します。
• Project Management Best Practices
プロジェクトとIP ファイルの効果的な管理および移植性のためのガイドラインを提供しま
• す。ADC Toolkit
ADC Toolkitに関する詳細情報を提供します。
• 2-25ページの ADC 性能を検証するADC ツールキット
MAX 10 ADC デザインの作成
ADC デザインを作成するには、ALTPLL とアルテラモジュラーADC IP コアをカスタマイズし、
生成する必要があります。
ALTPLL IP コアは、アルテラモジュラーADC IP コアにクロックを供給します。
1. ALTPLL IP コアをカスタマイズし、生成します。
2. アルテラモジュラー ADC IP コアをカスタマイズし、生成します。
3. ALTPLL IP コアをアルテラモジュラーADC IP コアに接続します。
4. ADC を開始するための、ADC Avalon スレーブ・インターフェイスを作成します。
関連情報
• 4-3ページの アルテラモジュラーADC IP コアのカスタマイズと生成
• 4-5ページの アルテラモジュラーADC またはアルテラモジュラー・デュアルADC IP コア
の生成向けパラメーター設定
• 4-4ページの ALTPLL IP コアの生成向けパラメーター設定
• 4-9ページの ADC デザインの完成
• MAX 10 Getting Started
• MAX 10 Online Training
• MAX 10 How-to Videos
• How to Create ADC Design in MAX 10 Device Using Qsys Tool
Quartus Primeソフトウェア内のQsysシステム統合ツールを使用して MAX 10デバイスで
ADCデザインを作成する方法と、ADCツールキットを使用して測定されたアナログ信号を表 示する方法を示すビデオ命令を提供します。
4-2 MAX 10 ADC デザインの作成 UG-M10ADC2017.02.21
• How to Create Simultaneous Measurement with MAX 10 ADC, Part 1
MAX 10 アルテラモジュラー ADCとアルテラモジュラー・デュアルADC IPコアの違いを説
明するビデオ命令シリーズの最初の部分を提供します。 このビデオでは、単純な同時ADC 測定の作成方法およびアナログ信号のデジタルコード出力を測定するための信号タップの配 置方法も示しています。
• How to Create Simultaneous Measurement with MAX 10 ADC, Part 2
MAX 10 アルテラモジュラー ADCとアルテラモジュラー・デュアルADC IPコアの違いを説
明するビデオ命令シリーズの第2部を提供します。 このビデオでは、単純な同時ADC測定 の作成方法およびアナログ信号のデジタルコード出力を測定するための信号タップの配置方 法も示しています。