表5-3: アルテラモジュラーADC のSequencer パラメーター
パラメーター 許容値 概要
Number of slot used 1～64 変換シーケンスに使用するスロットの数を指定しま
す。
ここで選択したスロット数に応じて、Conversion Sequence Channels セクションが有効なスロットを 表示します。
Slot N 有効にされたチ
ャネルの番号
（CH N）
シーケンスのスロットに使用する、イネーブルされ
たADC チャネルを指定します。
この選択オプションには、Channels パラメーター・
グループでオンにしたADC チャネルがリストされ ます。
関連情報
• 2-21ページの シーケンサー・コア
• 2-13ページの コンフィグレーション1：標準のシーケンサーとAvalon-MM サンプルストレー
• 2-14ジを使用ページの コンフィグレーション2 ：標準のシーケンサーとAvalon-MM サンプルストレ
ージに加えてしきい値違反検出を使用
• 2-16ページの コンフィグレーション3 ：標準のシーケンサーと外部サンプルストレージを使
• 2-17用 ページの コンフィグレーション4 ：ADC コントロール・コアのみを使用
• 5-6ページの アルテラモジュラーADC IP コアのチャネル名から MAX 10 デバイスのピン
名へのマッピング
• 5-14ページの アルテラモジュラー・デュアルADC IP コアのチャネル名から MAX 10 デバイ
スのピン名へのマッピング
• 5-14ページの 有効なADC サンプルレートと入力クロックの組み合わせ
• 2-27ページの ユーザー指定のADC ロジック・シミュレーションの出力
刺激入力ファイルを使用してADCの出力データをシミュレートする方法について詳しく説 明します。
• 3-2ページの ガイドライン：アナログ入力のためのボードデザイン
サンプリング・レートとセトリング時間の詳細を表示します。
アルテラモジュラー ADC IP コアのチャネル名から MAX 10 デバイスのピン名へ
表5-4: シングルADC デバイス向けアルテラモジュラーADC IP コアのチャネルからピンへのマッピン グ
チャネル名 ピン名
CH0 ANAIN1
CH1 ADC1IN1
CH2 ADC1IN2
CH3 ADC1IN3
CH4 ADC1IN4
CH5 ADC1IN5
CH6 ADC1IN6
CH7 ADC1IN7
CH8 ADC1IN8
CH9 ADC1IN9
CH10 ADC1IN10
CH11 ADC1IN11
CH12 ADC1IN12
CH13 ADC1IN13
CH14 ADC1IN14
CH15 ADC1IN15
CH16 ADC1IN16
表5-5: デュアルADC デバイス向けアルテラモジュラーADC IP コアのチャネルからピンへのマッピン
グ
ADC ブロック チャネル名 ピン名
1 番目の ADC
CH0 ANAIN1
CH1 ADC1IN1
CH2 ADC1IN2
CH3 ADC1IN3
CH4 ADC1IN4
CH5 ADC1IN5
CH6 ADC1IN6
CH7 ADC1IN7
CH8 ADC1IN8
UG-M10ADC
2017.02.21 アルテラモジュラーADC IP コアのチャネル名から MAX 10 デバイスのピン名への
マッピング
5-7
ADC ブロック チャネル名 ピン名
2 番目の ADC
CH0 ANAIN2
CH1 ADC2IN1
CH2 ADC2IN2
CH3 ADC2IN3
CH4 ADC2IN4
CH5 ADC2IN5
CH6 ADC2IN6
CH7 ADC2IN7
CH8 ADC2IN8
5-8 アルテラモジュラーADC IP コアのチャネル名から MAX 10 デバイスのピン名への マッピング
UG-M10ADC 2017.02.21