ピエゾ効果マトリックスを用いた電流変化率の予測

図6.6に荷重5Nの場合について解析した応力値を示す．この図では図6.5(b)に示す テストチップの測定したトランジスタの位置にあるノード（節点）を通る節点間の位置 を横軸に，垂直応力とせん断応力成分を縦軸にプロットした．図6.6の横軸は，ダミー チップ角部を中心（原点0）に，ダミーチップ下部をマイナス方向，ダミーチップ外部 をプラス方向と定義した座標x をとり，±10m で表示している．これより，ダミーチ ップ角部に近づくほど応力の絶対値が高くなっているのがわかる．この応力値を用いて 電流変化率を予測した．そのために，ピエゾ効果マトリックスを用いた．次式にピエゾ 抵抗効果における応力（テンソル量）と結晶の誘電率の変化量（ベクトル量）の関係を 3次元のX^，Y^，Z直交座標系を用いて表したピエゾ効果マトリックスを示す．

(6.1)

ここで，Gij/G(i,j=X, Y, Z)は，i方向に電流を流した際にj方向で検出される誘電率の 変化成分，ii（i = X, Y, Z）は，各座標方向の垂直応力成分，ij（i,j= X, Y, Z）は各座標 面内のせん断応力成分である．式(6.1)中の 6×6 のピエゾ抵抗係数行列中のピエゾ抵抗 係数値Π11 ，Π12 ，Π44は，結晶の種類，半導体に添加される不純物の種類及びその濃 度，温度などの関数であるため，本来は実験により求める．本研究では，文献値[3]の 値を引用してpMOSを評価した．nMOSも参考値として表6.2に示す[3]．テストチッ プのpMOSトランジスタは，Si単結晶座標系で(001)面に形成されており，その長手方 向は および 方向である．本論文では応力測定結果や有限要素法モデルを表す際に便宜 上，110^をX^軸に，110^をY軸にとった座標系を用いる．式(6.1)のマトリックス は電流方向が X 軸になるように座標系を回転（テンソル変換）したマトリックスにな っている．よって，4 点曲げ応力による電流変化率の評価には，G^XX/G^{の値を用いた．}

ダミーチップ角部周りの応力は，どの方向から近づいても無限大となるが，便宜的にダ ミーチップ下側に沿った応力を用いて評価した．G^XX/G の計算には，せん断応力が 0 になっているため，XX，YY，ZZの応力値を使用した．また，実際の動作チップも，同 じ結晶座標系のWaferを用いている．

   

   

  ^











































































































































YX ZX YZ ZZ YY XX

YX ZX YZ ZZ YY XX

G G

G G

G G

G G

G G

G G

























12 11 44 44 11 12

12

12 44 12

11 44 12

11

12 44 12

11 44

12 11

2 0 0 0 0

0

0 0

0 0

0

0 0

0 0

0

0 0

0

0 0

4 0 1 2

1 4 1 2

1

0 0

4 0 1 2

1 4 1 2

1

/ / / / / /

Stress(MPa)

-30.0 -25.0 -20.0 -15.0 -10.0 -5.0 0.0 5.0

-15 -10 -5 0 5 10 15

σxx σyy σzz τxy τyz τxz σXX

σ^ZZ τ^XY τ^YZ τ^XZ σ^YY

Current changing rate near the edge of dummy chip x(m)

Fig. 6.6 Stress distributions around the edge of a dummy chip.

Table 6.2 Piezo constants．

pMOS nMOS

-6.6 102.2

1.1 -53.4

-138.1 13.6 unit:10^-11m²/N

 12

 44

 11

図6.7に計算で求めたテストチップの電流変化率を示す．横軸は，チップ角部を原点 とした位置を示しており，チップの下部は負の方向になる．荷重8Nのシングルテスト チップの結果と，ダミーチップを搭載したサンプルの荷重5Nの結果を示す．シングル チップに発生する電流変化率は，面内方向で応力値がほぼ均一のため，電流変化率もほ ぼ0.66％だった．図6.4に示す8Nでのシングルチップの実験結果は，電流変化率0.61％ であり，ほぼ計算値と等しいことが分かった．文献から引用したpMOSのピエゾ抵抗 マトリックスで評価した場合，本研究に用いたテストチップとほぼ等しい結果になるこ とがわかった．しかし実験で大きく電流変動をした積層サンプルの電流変化率は，ダミ ーチップ角部の最大の応力値で評価しても0.64％で実験値と大きなかい離があった．

よって，この手法では，電気特性変動を予測できないことがわかった．そこで，さらに チップ角部の応力評価の検討を試みた．

0 0.2 0.4 0.6 0.8 1

-15 -10 -5 0

Loading force 8(N) Single chip Loading force 5(N) Stacked dummy chip

x

(m)

Fig. 6.7 Current changing rate near the edge of dummy chip.

ドキュメント内 半導体パッケージの反りと残留応力評価および応力 に起因する電子デバイスの電気的特性変動評価 平成 25 年 2 月 松田和敏 (ページ 106-109)