[PDF] Top 20 J71 j IEICE 1999 2 最近の更新履歴 Hideo Fujiwara J71 j IEICE 1999 2

... 合成後 のデ ータパスが 弱可検査となるための十分条件である設計目標の抽出手法を提案し ，高位合成の主な処理である スケジューリング，バ インデ ィングに 関し て ，設計目標と面積をともに 考慮する発見的手法を 提案する．提案し た手法を繰り返し 適用することで時間制約のもとで面積が 小さくかつ弱可検査なデータパスを合成する手法を提 ... 完全なドキュメントを参照

... ETCDF 更新手続きを繰り返す． ETCDF 更 新 手 続 き（ i 番 目 の 制 御 ス テップ を ETCDF に追加する手続き ） ： i − 1 番目の制御ステッ プ まで の ETCDF を G i−1 とする． s i−1 ， s i をそれ ぞれ ， i − 1 ， i 番目の制御ステップ に対応する F SM の状態とする． E ... 完全なドキュメントを参照

... P 2 を M の 制 御経路， P 3 を M の 観 測経路と 呼ぶ ． 単一制御可検査デ ータパスにおいて TPG と RA を それぞれ PI と PO に 置くことに より，組合せ 回路要 素 M に 対し て ，制御経路を 用いて PI から 連続し た テ スト 系列を印加し ，観測経路を用いて M の応答を 連続し て PO で 観測できる．ほとんど ... 完全なドキュメントを参照

... type3 の制御経路，観測経路を用いることによ り， M に 属するすべての組合せ 回路要素を 同時にテ ストできる．このテ ストの間，制御経路及び 観測経路 に 現れ る制御信号（ テストプ ラン ）を固定し ておくこ とができる．つまり，一つのテ スト セッション M に 対し て ，一つの 制御パターン を 与えれば ，連続クロッ クでテ スト ... 完全なドキュメントを参照

... ISB-RISC に 対し ， C ∗ (S) を 用いた テ スト 生成では ， S に 比べ，より多くの故障が 検出可能となり，テスト 生成時間もそれぞ れ 約 1/10000 ， 1/20 と 大幅に 短縮 した ．また ， C ∗ (S) で判定不可能となる故障も存在す るが ， S と比べてより多くの故障が 検出可能または冗 長と 判定され た ．すなわ ち，組合せ ATPG を用いて テスト ... 完全なドキュメントを参照

... 入力隣接レジスタにデータ転送を行う命令が別のレジ スタの値を必要とするかもしれない．すなわち，ある 命令に先行して別の命令を実行する必要がある．提案 手法では，選択した複数の命令の実行順序に関する依 存関係を半順序関係として抽出し，外部入力から入力 隣接レジスタの値を正当化するために必要なすべての ... 完全なドキュメントを参照

... 1 の直後のレジスタを r とす る． r の出力ポートを z ′ とし， r の直後の回路要素の 伝搬入力を x ′ とする．また， TM の二つの入力ポー トを x 及び y とし，出力ポートを z とする．このと き， TM を付加する場所について考える． TM を外部 入力に近い場所に付加すれば， TM ... 完全なドキュメントを参照

... 昭 44 阪大・工・電子卒．昭 46 同大大 学院博士後期課程了．阪大工学部助手，明 治大理工学部教授を経て，現在，奈良先端 科学技 術大学院大学情報科 学研究科教授． 昭 56 ウォータールー大客員助教授．昭 59 マッギル大客員準教授．論理設計，高信頼 設 計 ，設 計 自 動化 ，テ ス ト容 易 化 設計 ，テ ス ト生 成 ，並 列処 理，計算複雑度に関する研[r] ... 完全なドキュメントを参照

... change j = false が 成立し ，根 r が RESET を行い reset r = true と する． reset r = true が 成立し てから ，根 r を 除くす べてのプ ロセ スが RESET を行うまでに h ラウンド 要する ．このとき {in i | i ∈ V } = {w i | i ∈ V } が 成 立．ここから更に ，上と同様にヒープ 順序が 構成され ， ... 完全なドキュメントを参照

... にもかかわらず，両者の局所時計が 一致し ないならば ， P i は partial reset を行い時計調整をやり直す． プ ロセッサ P i は ， P i より早く時計調整を始めたす べてのプ ロセッサ，すな わ ち配 列 list に おいて P i よ り前にあるすべてのプ ロセッサの局所時計に 対し ，合 わせる，一致確認をする，または 無視し たとき，手続 き ... 完全なドキュメントを参照

... は ，核回路が 組合せ回路となるので 組合せ回路用のテ スト 生成アルゴ リズムでテ スト 生成が 可能（ 以下，組 † 奈良先端科学技術大学院大学情報科学研究科，生駒市 Graduate School of Information Science, Nara Institute of Science and Technology, Ikoma-shi, 630–0101 Japan †† ... 完全なドキュメントを参照

... あらまし 本論文では，レジスタ転送レベルデータパスの組込み自己テスト方式（ BIST）として，階層テス トに基づく test per clock 方式の BIST を提案する．この手法では，テストパターン生成器，応答解析器をテス ト対象回路の外部入力，外部出力のみに付加し，各組合せ回路要素に対して，データパスの経路を用いてテスト ... 完全なドキュメントを参照

... NOT ゲートの出力にはファンアウトがないという回 図 1 ノンロバストテスト可能なパス遅延故障 Fig. 1 A non-robust testable path delay fault. 図 2 パスリーフ化変換（ステップ 1） Fig. 2 The first step of the path-leaf transformation. ... 完全なドキュメントを参照

... が 2 入力の回路要素で ， M を通るサ イクルが 存 在する場合， M の入力端子に 対する制御経路（ cp と する ）の中間に M が 現れ ることがある． M が 故障し ている場合， cp を用いてテストベクタが 正し く伝達で きず， M の 故 障が 検出され ない可 能性が あ る．そこ で ，このよ うな cp が 存在する場合，テ スト ベ ... 完全なドキュメントを参照

... SoC の連続可検査性とは ，各コア（ 各信号線 ）に 対し て ，他のコアの形状を選択することにより，連続透明 経路及び 信号線を用いて 連続テストアクセ スできる性 質をい う．図 2 では ，時刻 t からの連続し た時刻にコ ア 3 の 各入力端子へテ スト 系列を 印加し ，時刻 t + 1 から 連続し た時刻に 出力され ... 完全なドキュメントを参照

... 近 の 並 列 計 算に お い て 重 要と され て い る 通 信コ スト を ，同 期 周 期 L，通信路帯域幅の 逆数 g，パケット サ イズ B といったパラ メータに より 表すことを 可能にし たモデ ル であ る．本論文では ，デ ータ数 n の選 択 問題に 対し ， p 個のプ ロセッサを 用いて BSP モデル上で任意の整数 d (1 < ... 完全なドキュメントを参照

... 表 2 に 示すテ スト 系 列 T に 着 目す ると ，まだ X の部分が 残っているので ，表 3 に 示すよ うに ， X の 部分に 対し てランダ ムに 0 又は 1 の 値を 設定し たテ スト 系列 T ′ を生成する．この T ′ において ，例えば ， 時刻 1 から時刻 7 のテスト 系列に 着目すると ，テ スト 系列 T 1 , T ... 完全なドキュメントを参照

... MES のための記憶領域に余裕があれば ，適 当な放送メッセージにのみ REDUCE を付加すること で メッセージ オーバヘッド を軽減できる． 多くの分散移動システムでは， MH の非接続化 （ MH の電力消費を節約するために MH とネット ワークとの 接続を断つこと ）と ， MH の再接続（ シ ステムに接続 し て いな い ... 完全なドキュメントを参照

... ，計算能力，通信能力など の点でパフォーマン スが 低いため ，移動端末にかか る負荷が 小さい手法が 望まれ る．分散シ ステムの問題とし て ， 端末の移動や ，トポロジーの変化に 伴うオーバヘッド を考慮し なければ ならない．更に ，無線チャネル の帯域幅 の空間再利用の観点など から ，クラスタ構成をすることによって ... 完全なドキュメントを参照

... 以上で 定義し た演算 / レジ スタ両立グ ラフを用いて ， 最小クリーク分割により最適なバ インデ ィングを求め る．最小クリーク分割を求めるとき，演算器数または レジ スタ数に関し て等価なバ インデ ィングは 複数存在 することが 考えられ る．し かし ，それらは 無閉路化の ための スキャンレジ スタ数について 必ずし も等価であ るとは ... 完全なドキュメントを参照