XMLパーサー/XSLプロセッサ
ROOT robotname XML robotname.xml robotname conf.xml robotname.xml Scenebuilder Scenebuilder XML robotname conf.xml robotname.xml robotname conf.xml XM
... (a) 胴体 (b) 足 (c) CAD 上での仮組 (d) STL へのエクスポート 図 1: 3DCAD でのパーツのモデリング かわロボシミュレータで（厳密には Scenebuilder で）対応しているモデルデータのファ イル形式は STL，OBJ，3DS です．この中でも STL 形式のロード機能が本マニュアル執 筆時点で比較的入念にテストされており，信頼性があります．できるだけ STL で作成す ...
17
アプリケーションプロセッサを用いた画像ソリューションの構築
... 一方で市場が要求する新製品を実現するための アプリケーションプロセッサと他社との差異化を 実現するためには，最先端のプロセステクノロジー を用いる必要がある。しかし，40 nmプロセステ クノロジー以降のLSIの開発は検証工数やレイアウ トの難易度が爆発的に増加することで，従来のテ クノロジーを採用する場合に比べて，多くの開発 期間と開発費が必要となる。この結果，先端テク ノロジーを用いたLSIの開発は，リスクが増大して ...
10
Vivado Design Suite ユーザー ガイド: エンベデッド プロセッサ ハードウェア デザイン (UG898)
... Vivado IDE での Zynq UltraScale+ デバ イ ス の設計.[r] ...
157
Vivado Design Suite ユーザー ガイド: エンベデッド プロセッサ ハードウェア デザイン (UG898)
... Zynq UltraScale+ MPSoc 設定の概要.. 142 UpdateMEM の使用.[r] ...
156
Niosエンベデッド・プロセッサ プログラマ・リファレンス・マニュアル ver.1.1 Mar01
... Nios プロセッサの命令セットは、C および C++ からコンパイルしたプロ グラムをサポートするように制定されています。 この命令セットには、 算 術計算やロジック処理など、標準的な命令セットの他に、ビット処理、 バイト抽出、データ移動、制御フロー変更などの命令セット、条件設定 が可能な小さな命令セットが含まれています。この小さな命令セットを ...
116
FPGAを用いた行列計算専用プロセッサの設計
... 計算時間短縮のためにはスーパーコンピュータをはじめとする並列コンピュータを用 いた計算の並列化が考えられるが、演算に並列化できない部分があるとどんなにプロ セッサ数を増やしても並列処理の効果は期待できない、プロセッサ間の通信が多い場 合、そこで時間がかかる等の問題があるため、計算時間短縮にはならない場合が多い。 そこで、近年、汎用並列コンピュータにかわるアーキテクチャとして、ある問題に特 ...
139
Vivado Design Suite ユーザー ガイド : エンベデッド プロセッサ ハードウェア デザイン (UG898)
... MicroBlaze™ プロセッサを ターゲットにするデザインを含めたエンベデッド プロセッサ デザイン用で、XPS (Xilinx Platform Studio) に代わるものです。XPS では MicroBlaze プロセッサをターゲッ トにするデザインだけがサポートされます。IP インテグレーターも XPS も Vivado IDE ...
109
「FPGAを用いたプロセッサ検証システムの製作」
... 4.3.3 シングルサイクル方式とパイプライン方式の対比 表 3 にシングルサイクルとパイプラインの性能の違いが表れている。シングルサイクル方式とパ イプライン方式は共に 1 つの命令を 4 つのステップで実行する。しかし、シングルサイクルでは 1 ステップに 1 クロックかかるが、パイプラインは各ステップを並列に実行するので、プロセッサ全 体で 4 つのステップを並列に実行でき、1 クロックで 1 ...
33
インテル(R) Itanium(R) 2 プロセッサ・ハードウェア・デベロッパーズ・マニュアル
... Itanium ® 2 プロセッサの マイクロアーキテクチャ 2.3.3.2 浮動小数点レジスタ 128 個の (82 ビット ) 浮動小数点レジスタは、すべての浮動小数点計算に使用される。これらのレ ジスタには、FR0 ∼ FR127 の番号が付いており、すべてのプログラムがすべての特権レベルで使 用できる。浮動小数点レジスタは、2 つのサブセットに分けられる。浮動小数点レジスタ 0 ∼ 31 ...
82
NANDフラッシュ・コントローラ、ハード・プロセッサ・システム（HPS）のテクニカル・リファレンス・マニュアル（TRM）
... 表 10–6 に、MAP01 コマンドで NAND フラッシュ・コントローラによって解釈される アドレス・ビットを示します。 NAND フラッシュ・コントローラは、フラッシュ・コントローラからのデータ出力を 転送する前にデバイスからのデータ・リードを内部で訂正する、ECC オン・ザ・フ ライ訂正を内蔵しています。ECC セクタ・バッファは、ECC エンジンがエラー位置を[r] ...
36
ＴＩのSitaraプロセッサ上のEtherNet/IP
... EtherNet/IP™ on TI’s Sitara™ processors February 2015 8 Texas Instruments EtherNet/IP アプリケーションの実装方法として一般的な 3 つ目のアーキテクチャでは、 EtherNet/ IP ノードを、内蔵 CPU を備えたデバイスのペリフェラルの 1 つにします。このアーキテクチャを 図 8 に示します。プロセッサは、 FPGA ...
13
USB 2.0 OTGコントローラ、ハード・プロセッサ・システム（HPS）のテクニカル・リファレンス・マニュアル（TRM）
... ハード・プロセッサ・システム（HPS）は、デバイスとホストの両方の機能をサポー トする USB On-The-Go （OTG）コントローラの 2 つのインスタンスを提供していま す。コントローラは、デバイスとホストの両方のモードですべての高速、全速およ び低速の転送をサポートしています。コントローラは、 「 On-The-Go and Embedded Host Supplement to the USB Revision ...
18
HP-UX（Itaniumプロセッサファミリアーキテクチャ）版SAS 9.1.3 使用上の注意点
... ATI Rage XL ビデオドライバの使用時に、Java ベースのプロダクトで問題が発生する ATI Rage XL ビデオドライバの使用時に、Java ベースのプロダクトで問題が発生する場合がありま す。問題は、ATI Rage XL バージョン 5.0.2195.5005 および 5.0.2195.5012 で発生しています。問題 が発生する Java ベース[r] ...
7
ハード・プロセッサ・システム (HPS)のテクニカル・リファランス・マニュアル (TRM) 、第12章：クワッドSPIフラッシュ・コントローラ
... また、SRAM に多くのデータを書き込むタイミングを制御するために、sramfill レ ジスタ内のプロセッサは SRAM のフィル・レベルを使用することができます。 また、indwrwater レジスタで SRAM のフィル・レベルのウォーターマークを設定す ることができます。SRAM のフィル・レベルがウォーターマーク・レベル以下にある 場合、インダイレクト転送ウォーターマーク割り込みは SRAM にデータの次のペー ...
22
ハード・プロセッサ・システム(HPS)のテクニカル・リファレンス・マニュアル (TRM)、第11章：SD/MMC コントローラ
... f 詳しくは、Cyclone ® V デバイス・ハンドブック Volume 3 の「 System Manager 」の章を 参照してください。 内部 DMA コントローラ 内部 DMA コントローラは、CSR とカードへ、またはその逆にシステム・メモリから データを転送し、単一の送信または受信のエンジンを持っています。コントローラ は、効率的にソースから最小限のホスト・プロセッサの介入宛先へデータを移動す ...
88
内容概要本論文では 割込みの目的や原理を理解するとともに ハード / ソフト協調学習システムを用いて割込みプロセッサを設計することで ハードウェアとソフトウェアの両方の観点から知識を得ることを目的とし Verilog HDL によるシングルサイクルの割込みプロセッサを設計した 設計したプロセッサは
... JINT プロセッサでは 単一の割込みのみに対応する。 リセット割込みは、物理的なスイッチの入力などで信号が立ち上がるときに割込み信号 が発生する。タイマー割込みは、プロセッサ内に割込み用カウントダウンモジュールを設 計した。クロック毎にカウンターの値がデクリメントされ、値が 1 の時に割込み信号が発 生する。オーバーフロー割込みは、特定の ALU 演算において、オーバーフローの状況を割 込み信号とする。 ...
39
インテル(R) Itanium(R) 2 プロセッサ・リファレンス・マニュアル：ソフトウェアの開発と最適化
... 2 プロセッサ のライン・サイズは Itanium プ ロセッサの 2 倍である。また、Itanium 2 プロセッサ のレイテンシは Itanium プロセッサより小さ い。Itanium 2 プロセッサ の 3 次キャッシュ (L3) は Itanium プロセッサの L3 より小さいが、オン ...
190
AM571x Sitaraプロセッサシリコン・リビジョン2.0 datasheet (Rev. G)
... Neon™拡張機能を持つシングルコアのArm Cortex-A15 RISC CPUと、TI C66x VLIW浮動小数点DSPコアによ り、プログラムが可能です。Armプロセッサにより、開発者は制御機能と、DSPおよびコプロセッサ上でプログラムさ れるビジョン・アルゴリズムとを分離して、システム・ソフトウェアの複雑性を低減できます。 さらに、TIはArmおよびC66x ...
398
I2Cコントローラ、ハード・プロセッサ・システム（HPS）のテクニカル・リファレンス・マニュアル（TRM）
... 受信 FIFO バッファ IC_DMA_RDLR + 1 DMA Controller Data In Data Out Empty Full Receive FIFO Buffer Transmit FIFO Watermark Level.[r] ...
26
Telechips社(韓国)製プロセッサ（ARM9、ARM11）の開発ツールを
... 【ARM 社製 「RVDS」について】 RealView ソフトウェア開発ツールは、ARM アーキテクチャ向けの極めて高性能な C/C++コンパイラを 備え、最先端のデバッグ技術に対応することにより、最新の ARM プロセッサ搭載 SoC、ASIC、MCU 設計 の立ち上げ、開発、導入を可能にします。 ...
5