Tier(層)アーキテクチャ
システムLSIとアーキテクチャ技術 （part II：オンチップ並列 アーキテクチャ）
... 12.. では、DRAMをまとめましょう。クロックの両エッジを使ったDDR－SDRAMは 、よりクロック周波数を高めて動作電圧を下げたDDR2に置き換わり、さらに DDR-3が現在もっとも良く使われます。これは800MHzの両エッジでデータの 転送を行います。さらにこの上の版であるDDR-4が登場しています。一方、 DRAMチップを三次元的に積層したHMC（Hybrid[r] ...
38
RIETI - アーキテクチャの比較優位に関する一考察
... クチャ」の素描である。 アーキテクチャと２段階設計プロセス このように、一般に工学系の設計学では、設計のプロセスを、ある一群の製品機能を達 成する構造設計パラメータの値を決める行為として定式化することが多い。単純化のため に、構造と機能の関係は１次式で表せ、また機能要素と構造要素の数は同じであると見な そう。つまり、N 個の部品で N 個の機能を最適化する問題となる。言い換えれば、機能と ...
25
RIETI - 人工物の複雑化と製品アーキテクチャ
... レートして人工物全体を開発・設計する全体設計作業という、 2 つの異質な作業に分割されること になった。人工物の階層的細分化がもたらした問題とは、この全体設計作業自体をどう仕組むか という問題に他ならない。 この、複雑に階層化した人工物（製品クラスやその特定機種）の全体設計は、人工物全体が持 つ諸機能は何か、どんな（基幹）部品を用意するか、個々の部品機能に何を割り当てるか、ユー ...
29
ADO.NETのアーキテクチャ
... ■ ADO.NET のアーキテクチャ ■ 従来のデータ処理は、主に接続をベースとした 2 層モデルに基づいて居た。最近のデータ処理では、多 階層アーキテクチャが多用される様に成った為、プログラマは、非接続型アプローチへと切り替えて、 アプリケーションに、より優れたスケーラビリティを提供して居る。 ...
10
る ) アーキテクチャについての検討を初期段階から行っておくことは極めて重要です また スマートメーター導入の目的の達成を可能にするには システム アーキテクチャの見直しのみならず 業務革新を同時に進める必要があります 2. 国際標準的アーキテクチャのご提案 2-1. 国際標準的アーキテクチャのご提
... 図１： TMNを参照したスマートメーターのアーキテクチャ 以下に、TMNを参照したスマートメーター管理アーキテクチャを解説します。 （１）ネットワークエレメント層とエレメント管理層 ネットワークエレメント層は、主にスマートメーターで構成されます。スマートメーターには地 域や技術革新によって複数のメーカーや方式が採用される可能性があります。エレメント管 ...
9
IA-32 インテル(R) アーキテクチャ・ソフトウェア・ デベロッパーズ・マニュアル、上巻：基本アーキテクチャ
... • ターゲットからフェッチされた命令のデコードに時間がかかる。 • 分岐または分岐ターゲットがキャッシュ・ラインの中間にあるために、デコード帯域幅が浪費 される。 実行トレース・キャッシュがデコード済みの命令を格納することで、これらの問題に対処できる。命 令は、トランスレーション・エンジンによってフェッチされてデコードされ、トレースと呼ばれる 一連の µops に変換される。µops ...
418
ホワイトペーパー NVIDIA の次世代型 CUDA TM コンピュート アーキテクチャ Kepler TM GK110 史上最速 最高効率の HPC アーキテクチャ V1.0
... には、Fermi アーキテクチャの倍にあたる 1536KB の専用 L2 キャッ シュが用意されています。L2 キャッシュは SMX ユニット間でデータを統合する要のポイン トです。全てのロード命令、ストア命令、テクスチャリクエスト命令をサポートし、GPU 内でのデータ共有を高速かつ効率的に実現します。Kepler の L2 キャッシュは Fermi に対し てクロックあたりのバンド幅が最大で 2 ...
24
SoC FPGA 選定におけるアーキテクチャの重要性
... f 詳細については、ホワイトペーパー「 Error Correction Code in SoC FPGA-Based Memory Systems 」( 英語版・PDF) を参照してください。 SoC FPGA の観点から見て、これにはメモリ・コントローラの一部としてだけでなく、 プロセッサのオンチップ・メモリ、キャッシュ、およびペリフェラル・バッファ内に 統合された ECC ( 誤り訂正符号 ) 保護が含まれます。ECC ...
47
WindowsでのOracle Database 11gアーキテクチャ
... Database アーキテクチャ Windows 上で実行される場合においても、Oracle Database 11g は、オラクルがサ ポートする各種の Linux および UNIX プラットフォーム上で提供される機能と同 じ機能を備えています。ただし、データベースとオペレーティング・システム間 のインタフェースは、Windows が提供する固有サービスの利点を活用するために ...
13
Amazon Aurora for PostgreSQL アーキテクチャ・特長と移行
... DynamoDB, Amazon SWF, Amazon Route 53 といった 他のAWS のサービスを管理・ 監視のために利用 Amazon RDS プラットフォームを利用し、 マネージドサービスとして実現。運用・管理 機能をオフロード Amazon DynamoDB Amazon SWF Amazon Route 53 Logging + Storage[r] ...
51
智美塾 ゆもつよメソッドのアーキテクチャ
... テストアーキテクチャ設計の アウトプット テストタイプ、テストカテゴリ 仕様項目（テスト条件） テスト設計方針 主なテストケース条件 機能テスト 入力 ・設定のチェック（自動ON/OFF,更新 ...
9
システム必要条件--Linux（Intelアーキテクチャ）版SAS Foundation
... 含まれる SAS プロダクト（SAS Retail Intelligence Architecture Data Integration Server） 含まれる SAS プロダクトは個々にライセンスされていない限り、SAS Retail Intelligence Architecture Data Integration Server における使用のみに制限されて[r] ...
72
RIETI - 製品アーキテクチャの概念・測定・戦略に関するノート
... ーキテクチャ度が高く、低いほどモジュラー・アーキテクチャ度が高いと考え よう。具体的には、 インテグラル・アーキテクチャ度＝連結線数×２÷（機能要素数＋構造要素数） と指数化するのである。そうすると、純粋にモジュラー・アーキテクチャの製 品の場合は、ｎ×２÷（ｎ＋ｎ）＝１、純粋にインテグラルな製品の場合は、 ｎ×ｎ×２÷（ｎ＋ｎ）＝ｎ、つまり、この指数は１とｎの間の値をとる（機 ...
60
IPsec 鍵交換アーキテクチャ racoon2 の開発 Title: IPsec 鍵交換アーキテクチャ racoon2 の開発 Authors(s): 神田充 鎌田健一 坂根昌一 福本淳 (f
... WIDE 2004 年 12 月研究会では、その成果として KINK および IKEv2 の鍵交換のデモを行った。 2. racoon2 racoon2 は、複数の鍵交換プロトコルを BSD 系 OS と Linux で動作させるためのアーキテクチャである。 サポートしているプロトコルは IKEv2、KINK であり、 今後 Internet Key Exchange (IKEv1) もサポートする ...
9
UltraScale アーキテクチャ メモリ リソース ユーザー ガイド (UG573)
... 86 UltraRAM のエ ラ ー訂正符号.. 92 UltraRAM の属性.[r] ...
128
CMOS RF 回路（アーキテクチャ）とサンプリング回路の研究
... 低雑音 ＤＳＰ 変換器 ＡＤ 変換部 アンプ 発振器(VCO) 周波数 復調 １．CMOS RF回路 高い周波数の入力信号を低い周波数に変換 無線通信システムの受信部 アンテナ... １（ｂ） リング発振器を用いたVCO回路 （Voltage Contorolled Oscillator）..[r] ...
60
IA-32 インテル® アーキテクチャ・ソフトウェア・デベロッパーズ・マニュアル
... メモリ順序違反を検出したとき、パフォーマンスの面で厳しい制限を受ける。 PAUSE 命令は、コード・シーケンスが spin-wait ループになっているプロセッサにヒントを 提供する。プロセッサはこのヒントを使用して、大抵の状況におけるメモリ順序違反 を回避する。これにより、プロセッサのパフォーマンスは大幅に向上する。こうした 理由により、 PAUSE 命令をすべての spin-wait ループに配置することが推奨される。 PAUSE ...
432
プロセッサ・アーキテクチャ
... イムでのキャッシュによるオーバヘッドはありません。 物理的には、密結合メモリ・ポートは Nios II プロセッサ・コア上の独 立したマスタ・ポートで、命令またはデータ・マスタ・ポートに類似し ています。 Nios II コアは、ゼロ、1 つ、または複数の密結合メモリを持 つことができます。 Nios II アーキテクチャは、命令アクセスとデータ・ アクセスの両方に対して密結合メモリをサポートします。 各密結合メモ ...
24
計算機アーキテクチャ
... 分岐予測テーブル ２ビット予測器と テーブル を組み 合わせて予測率を高める方式 各分岐命令 ごとの履歴と すべて の分岐 の履歴を 組み合わせる アイデア 平均的な 成功率は 90％ を超える 40.[r] ...
49
EXTRAVIEW のアーキテクチャ
... Microsoft Windows へのインストール Solaris、UNIX、Linux へのインストール インストール・スクリプトが機能するために、sh または bash シェルを使用 してください。このマニュアルのすべてのスクリプトは、install.txt という名 前のファイルに含まれています。このファイルから自分のローカル・コンピ ュータにスクリプト・コ[r] ...
111