CMOS RF 回路（アーキテクチャ）とサンプリング回路の研究

CMOS RF 回路（アーキテクチャ）と

サンプリング回路の研究

群馬大学工学部電気電子工学科

通信処理システム工学第二研究室

９７４０５０１６ 滝上 征弥

指導教官 小林 春夫 教授

発表内容

１．CMOS RF回路

(a) 復調部アーキテクチャ

(b) VCO回路（発振器）

２．サンプリング回路

(a) オシロスコープ・トリガ回路

(b) CMOSコンパレータ回路

目的

●無線通信システムのRF部のCMOSでの実現。

とくに

○ 復調部アーキテクチャ

○ 発振器

の解析・設計。

● サンプリング回路のCMOSでの実現。

とくに

○ オシロスコープ・トリガ回路

○ AD変換器用コンパレータ

の解析・設計

低雑音

ＤＳＰ

変換器

ＡＤ

変換部

アンプ

発振器(VCO)

周波数

復調

１．CMOS RF回路

高い周波数の入力信号を低い周波数に変換

無線通信システムの受信部

アンテナ

（ａ） 周波数変換部アーキテクチ

• Weaver Architecture

• Hartley Architecture

• Low IF Architecture

解析、CMOS回路の設計

シミュレーションを行った。

Weaver Architectureの解析

Weaver image-reject receiver

※

ω

₂

≪

ω

₁ RF Input

u(t)=cos(

ω

_in

t)

IF Output y(t)=cos((ω_in-ω₁-ω₂)t)/2

+

-

LPF

LPF

sin

ω

₁

t

sinω

₂

t

cos

ω

₁

t

cosω

₂

t

ω_RF-ω₁ ωLO ωRF ωRF+ω1 sin成分 0 ω ω_RF-ω₁ ωLO ωRF ωRF+ω1 cos成分 0 ω ω_RF-ω₁ cos成分 0 ω ω_RF-ω₁ sin成分 0 ω ω_RF-ω₁-ω₂ cos成分 0 ω ω_RF-ω₁+ω₂ ω_RF-ω₁-ω₂ cos成分 0 ω ω_RF-ω₁+ω₂

CMOS回路の設計

ギルバート乗算器を利用

cosω

₁

t sinω

₁

t sinω

₂

t cosω

₂

t

+ － + － + － + －

Vout(t)

+ －

cosω

_in

t

－ + Vdd

時間領域シミュレーション結果

ω

_in

/2π＝1MHz

ω

₁

/2π＝900kHz

ω

₂

/2π＝20kHz

計算値

ω

_out

/2π=80.0kHz

シミュレーション値

ω

_out

/2π=83.8kHz

入力波形 出力波形

ω

_out

=ω

_in

-ω

₁

-ω

₂

26u 28u 30u 32u 34u 36u 38u 40u 42u 44u 46u 48u 50u 時間T[s] 0 0.1 -0.1 0 1m -1m 電 圧 V 電 圧 V [V] [V]

周波数領域シミュレーション結果

ω

_out

/2π＝83.8kHz

ω

_in

/2π＝1MHz

入力周波数 出力周波数 高い周波数成分

ω

_in

+ω

₁ 低い周波数成分

ω

_in

-ω

₁

-ω

₂ 0 500k 1M 1.5M 2M

周波数

ω/2π [Hz]

100m 0 20m 40m 60m 80m 1m 0 800u 600u 400u 200u 振 幅 振 幅 [V] [V]

Hartley Architectureの解析

Hartley image-reject receiver

IF Output y(t)=A_RFcos((ω_RF‐ω_LO)t) ω_im-ω_LO ω_im-ω_LO

90

LPF

LPF

RF Input u(t)=A_RFcos(ω_RFt) + A_imcos(ω_imt) ※ _{ωRF-ωLO=ωLO-ωim}

sin

ω

_LO

t

cos

ω

_LO

t

ω_RF-ω_LO ω_RF ω_{im ω ωRF+ωLO} im+ωLO ω_LO sin成分 0 ω_RF-ω_LO ω_RF ω_{im ω ωRF+ωLO} im+ωLO ω_LO cos成分 0 ω_RF-ω_LO 0 ω_im-ω_LO sin成分 ω ω_RF-ω_LO 0 ω_im-ω_LO cos成分 ω ω_RF-ω_LO 0 ω_im-ω_LO cos成分 ω

CMOS回路の設計

ギルバート乗算器を利用

+ － － +

_sinω

LO

t

cosω

LO

t

－ +

Vout(t)

A

_RF

cosω

_LO

t

-A

_im

cosω

_im

t

－ + Vdd

時間領域シミュレーション結果

ω

_RF

/2π＝1MHz

ω

_im

/2π＝900kHz

ω

_LO

/2π＝950kHz

計算値

ω

_out

/2π＝50kHz

シミュレーション結果

ω

_out

/2π＝51.7kHz

入力波形 出力波形

ω

_out

＝

ω

_RF

－

ω

_LO 40u 45u 50u 55u 60u 65u 70u 75u 80u 85u 90u 95u 100u

0 0 0.2 -0.2 0.1 -0.1 -20m 20m 電 圧 V 電 圧 V 時間T[s] [V] [V]

周波数領域シミュレーション結果

f

_RF

＝1MHz

ω

_im

/2π＝900kHz

ω

_out

/2π＝51.7Hz

高い周波数成分

ω

_RF

+ω

_LO

ω

_LO

+ω

_im 低い周波数成分

ω

_RF

－

ω

_LO イメージ成分 0 500k 1M 1.5M 2M 周波数ω/2π ［Hz］ 100m 0 80m 60m 40m 20m 18m 0 14m 10m 6m 2m 振 幅 振 幅 [V] [V]

Hartley Architectureの解析２

IF Output

y(t)=-A_RFsin((ω_RF－ω_LO)t-π/4)

Image-reject receiver with split phase shift stages

※ω_RF－ω_LO＝1/RC RF Input u(t)=A_RFcos(ω_RFt) +Aimcos(ω_imt) ※ω_RF－ω_LO=ω_LO－ω_im ω_RF-ω_LO

sin

ω

_LO

t

cos

ω

_LO

t

ω_RF ω_{im ω ωRF+ωLO} im+ωLO ω_LO sin成分（正の領域） 0 ω_im-ω_LO ω_RF-ω_LO 0 ω_im-ω_LO cos成分 ω ω ω_RF-ω_LO 0 ω_im-ω_LO sin成分 ω ※実信号は0で対象の周波数領域を持つ ω_RF-ω_LO ω_RF ω_{im ω ωRF+ωLO} im+ωLO ω_LO 0 ω_im-ω_LO cos成分（正の領域） ω_RF-ω_LO ω_im-ω_LO ω 0 ω_RF-ω_LO ω_im-ω_LO ω 0 sin成分 sin成分

アーキテクチャをCMOS回路で設計

ギルバート乗算器を利用

+ － － +

_sinω

LO

t

cosω

LO

t

Vout(t)

－ + － + Vdd

A

_RF

cosω

_LO

t

-A

_im

cosω

_im

t

時間領域シミュレーション結果

ω

_RF

/2π＝1MHz

ω

_im

/2π＝900kHz

ω

_LO

/2π＝950kHz

計算値

ω

_out

/2π＝50kHz

シミュレーション結果

ω

_out

/2π＝50kHz

50u 55u 60u 65u 70u 75u 80u 85u 90u 95u 100u 105u 110u

ω

_out

=ω

_RF

－

ω

_LO 時間T[s] 0.2 -0.2 0 -10m 10m 0 入力波形 出力波形 電 圧 V 電 圧 V [V] [V]

周波数領域シミュレーション結果

ω

_out

/2π＝50Hz

ω

_in

/2π＝900Hz

ω

_RF

/2π＝1MHz

周波数ω/2π ［Hz］ 低い周波数成分

ω

_RF

－

ω

_LO 高い周波数成分

ω

_RF

+ω

_LO

ω

_LO

+ω

_im 0 500k 1M 1.5M 2M 100m 0 80m 60m 40m 20m 10m 0 8m 6m 4m 2m イメージ成分 振 幅 振 幅 [V] [V]

+

-

+

+

Passive

Polyphase

Filter

Low IF Architectureの解析

Low-IF downconversion

x

_r

(t)=A

_RF

sin

ω

_RF

t

x

_i

(t)=A

_RF

cos

ω

_RF

t

RF Input

A

_RF

cos

ω

_RF

t

z

_r

(t)＝cos

ω

_LO

t

z

_i

(t)＝sin

ω

_LO

t

y_r(t)＝A_RFsin（（ω_RF－ω_LO）t）/2 y_i(t)＝A_RFcos（（ω_RF－ω_LO）t）/2 ω_RF-ω₁ ωLO ωRF ωRF+ω1 sin成分 0 ω ω_RF-ω₁ ωLO ωRF ωRF+ω1 0 cos成分 ω ω_RF-ω₁ ω_RF+ω₁ 0 ω ω_RF-ω₁ ω_RF+ω₁ 0 ω cos成分 sin成分 ω_RF-ω₁ 0 _ω sin成分 ω_RF-ω₁ 0 ω cos成分

+

+

-+

CMOS回路の設計

Complex mixer部分

sinω

_in

t

cosω

_in

t

sinω

_LO

t

cosω

_LO

t

y_r(t) y_i(t) + － + － cosω_LOt sinω_LOt cosω_int sinω_int y_r(t) y_i(t) │ ＋ │ ＋ Vdd

時間領域シミュレーション結果

ω

_RF

/2π＝10MHz

ω

_LO

/2π＝9MHz

計算値

ω

_out

/2π=1MHz

シミュレーション値

ω

_out

/2π=1.05MHz

入力Ｘｒ(t) 入力Ｘi(t) 出力yr(t) 出力yi(t)

ω

_out

=ω

_RF

－

ω

_LO 22u 26u 30u 34u 38u 42u 46u 50u 54u 58u

時間T[s] 0 0 0 0 0.1 -0.1 -0.1 0.1 10m 10m -10m -10m 電 圧 V 電 圧 V 電 圧 V 電 圧 V [V] [V] [V] [V]

周波数領域シミュレーション結果

Xr(t)：ω

_RF

/2π＝10MHz

Xi(t)：ω

_RF

/2π＝10MHz

yr(t)：ω

_out

/2π＝1.05MHz

yi(t)：ω

_out

/2π＝1.05MHz

ω

_RF

－

ω

_LO

ω

_RF

－

ω

_LO 0 5M 10M 15M 20M 周波数ω/2π ［Hz］ 0 0 0 0 5m 5m 50m 50m 10m 10m 100m 100m 振 幅 振 幅 振 幅 振 幅 [V] [V] [V] [V]

１（ｂ） リング発振器を用いたVCO回路

（Voltage Contorolled Oscillator）

CMOS RF回路

• リング発振器を用いたVCOの設計

低雑音 ＤＳＰ 変換器 ＡＤ 変換部 アンプ 発振器(VCO) 周波数 復調 アンテナ

無線通信システムの受信部

リング発振器回路図

CMOS回路図

インバータの遅延の解析

I

_b

：バイアス電流 C:インバータの寄生容量

Q=C・V

_dd

=I

_b

Tc

Tc＝V

_dd

C/I

_b

Tｃ：Cの充・放電時間

インバータの動作

入力＝Low 入力＝high

I

_b

I

_b

リング発振器の周波数

インバータのDelayTime：Td=Tｃ/2

周期：T＝2（2ｎ+1）・Td

周波数：f＝1/｛2（2ｎ+1）Td｝＝I

_b

/｛（2ｎ+1）CV

_dd

｝

Td

V2n+1

V3

V2

V1

T

・・・ ・・・ ・・・

VCOのCMOS回路図

V

_out

電圧・電流変換器

スタート用の回路

（NAND回路） ※Highでスタート

Ib

V_Ref

Vdd

V

_start

V

₂₂

V

₂

V

₁

※ 制御電圧の変化により周波数を変化

リング発振器

V

_Cont

0 1 2 3 4 5 6

制御電圧に対する出力波形と周波数の変化

制御電圧の変化 制御電圧に対する周波数変化 出力波形の変化 4 3 2 0 1 2 3

0 0.2u 0.4u 0.6u 0.8u 1.0u 1.2u 1.4u

V_Ref＝2.5V一定 V_Ref＝2.5V一定 12M 10M 8M 6M 4M 2M 0

制御電圧 V

_Cont

[V]

周

波

数

ｆ

［Hz ］ 電 圧 V ［V ］ 電 圧 V ［V ］ 時間T[s]

レイアウト

デザインルール

0.35μmプロセス

単層 Poly

三層 Metal

レイアウトツール

Magic

チップ面積

0.24mm×0.31mm

(a) オシロスコープ・トリガ回路

入力 Trigger

出力波形

OFF

ON

Trigger Time：t₀

○ 時間ｔ

₀

を基準とした正弦波出力

○ 過渡的変化の無い出力波形

※ トリガ部分に使用される回路の一つ

使用目的

Σ

track&

hold

hold

track&

2段構成トリガ回路

（テクトロニクス社）

回路に設置されている発振器

cos(ωt)

sin(ωt)

入力

_Trigger

出力

t₀ t₀

Track ＆ Hold回路の原理

Track

Hold

Track

Hold

Vin Vout Vout=Vin T／H 回路 SW ON Track mode Vin

入力をそのまま出力

T／H 回路 SW OFF Hold mode Vin Vc Vout=Vc

CがVinを保持し出力

t₀ t₀

２段構成トリガ回路の解析

track-and-hold回路が

・track mode

Vout=cos（ωt）cos（ωt）+cos（ωt+π/2） cos（ωt+π/2）

=cos

2

（

ωt）+sin

2

（

ωt）

=1

・hold mode

Vout= cos（ωt） cos（ωt

₀

） +sin（ωt）sin（ωt

₀

）

=cos（ω（t－t

₀

））

※ trigger time:t

₀

2段構成トリガ回路のCMOS回路の設計

Trigger 入力

cos(ωt)

－ + － +

sin(ωt)

Vout

Vdd

シミュレーション結果

基本波形（sin、cos）

トリガ入力

出力cos（ω（t-t₀））

0 100u 200u 300u 400u 500u 600u 700u 800u

時間t[s]

0 100u 200u 300u 400u 500u 600u 700u 800u 0 0 0 20m -20m -200m 200m 3 1 2 電 圧 V ［V ］ 電 圧 V ［V ］ 電 圧 V ［V ］ 時間t[s]

t

₀

_t

₀

+

-

+

-

-

+

Σ

track&

hold

hold

track&

hold

track&

3段構成トリガ回路

（テクトロニクス社）

Trigger 入力

sin(ωt)

sin(ωt+2π/3)

sin(ωt+4π/3)

Vout

回路に内蔵されている三相発振器 t₀ t₀

3段構成トリガ回路の解析

track-and-hold回路が

・track mode

・hold mode

Vout=sin(ωt+4π/3){sin(ωt)－sin(ωt+2π/3)}

+sin(ωt){sin(ωt +2π/3)－ sin(ωt+4π/3)}

+sin(ωt+2π/3){sin(ωt +4π/3)－ sin(ωt)}

=0

Vout=sin(ωt+4π/3){sin(ωt

₀

)－sin(ωt

₀

+2π/3)}

+sin(ωt){sin(ωt

₀

+2π/3)－ sin(ωt

₀

+4π/3)}

+sin(ωt+2π/3){sin(ωt

₀

+4π/3)－ sin(ωt

₀

)}

=

sin(

(

))

2

3

3

0

t

t





※ trigger time:t

₀ （一定の値）

3段構成トリガ回路のCMOS回路の設計

Trigger 入力

Vout

sin(ωt)

sin(ωt+2π/3)

sin(ωt+4π/3)

+ － + － + －

シミュレーション結果

三相発振器出力

出力sin（ω（t-t₀））

0 50u 100u 150u 200u 250u 300u 350u 400u 450u 500u 550u 600u 650u 700u 750u 800u 時間T[s] トリガ入力 0.1 -0.1 0 0 1m -1m 0 3 1 2 電 圧 V 電 圧 V 電 圧 V トリガ入力：t₀ トリガ入力：t₀ [V] [V] [V]

オシロスコープトリガ回路の特徴

・ タイミングエラーが無い

理由 トリガ･タイムt

₀

で遅延無しに

出力波形を得られるため

・ トランジスタのばらつきの影響が少ない

理由 ３段構成回路では、

ばらつきが平均化されるため

（ｂ） コンパレータ

①差動回路利用電圧コンパレータ１

② 〃

電圧コンパレータ２

③インバータを利用した電圧コンパレータ

④インバータを利用した電流コンパレータ

①電圧コンパレータ１

φ1

Vo-Vo+

V-V+

VDD

Vsw

差動回路を利用したコンパレータ

動作説明

Vo-Vo+ V-V+ VDD C1 C2 Vo-Vo+ V-V+ VDD C1 C2

Φ１＝low

Vo

＋

＝Vo

－

（リセットモード）

Φ2＝high

ラッチモード

C1、C2：寄生容量

V-

V+

R

R

VDD

I+ΔI

I-ΔI

R

R

I-ΔI

I+ΔI

V-

V+

VDD

ラッチモード時の動作

NMOSを抵抗と見たとき

PMOSを抵抗と見たとき

Vswによる波形の違い

Vin

+

_=1.51V

Vin

-

_=1.50V

・Vsw有り 遅延小 ・Vsw無し 遅延大 0 1n 2n 3n 4n 5n 6n 0 1n 2n 3n 4n 5n 6n SW無し SW有り 時間T[s] 0 1 2 3 電 圧 V ［V ］ 電 圧 V ［V ］ 3 2 1 0 Vo+ Vo- Vo+ Vo-

シミュレーション結果

入力波形 出力波形 電 圧 V ［V ］ 電 圧 V ［V ］ 0 100n 200n 時間T[s] 0 100n 時間T[s] 200n 1.5000 1.5002 1.5004 1.5006 1.5008 1.5010 0 1 2 3 V- V+ Vo- Vo+

Vin-Vin+

M0

M1

M3

M2

M5

M4

CLK_LATCH

CLK_LATCH

Vout+

Vout-M9

M7

M6

M8

Vdd

②電圧コンパレータ２

動作説明

Vout+

Vout-Vdd

Vin+

vin-M0

M1

M2

M3

Vout+

Vout-Vdd

M7

M6

M3

M2

M1

M0

Vin-Vin+

CLK=low

Vout

－

＝Vout

＋

＝Vdd

入力リセットモード

CLK=high

ラッチモード

I+ΔI

I-ΔI

V-ΔV V+ΔV

シミュレーション結果

出力波形 入力波形 0 100n 200n 300n 400n 0 100n 200n 300n 400n 電 圧 V ［V ］ 電 圧 V ［V ］ Vin+ Vin- Vo+ Vo- 時間T[s] 時間T[s] 0 2 1 3 1.550 1.552 1.554 1.556 1.558 1.560

オフセットキャンセル回路

comp

+

-

V-V+

φ1

φ2

φ2

C1

C2

φ2

φ2

Vo+

Vo-Preamp

動作原理

φ2=ON

Vofset

+ -

A・Vofset

- +

Cにかかる電圧

A・Voffset

Cにかかる電圧

A・（Vin－Voffset）より

A・（Vin－Voffset）+A・Voffset

Vout=A・Vin

Vout

- +

A・Voffset

+

-Voffset

φ1=ON

Vin

A(Vin-Voff)

シミュレーション結果

0 40u 80u 120u 160u 200u 240u 280u 0 40u 80u 120u 160u 200u 240u

0 1 2 3 電 圧 V ［V ］ 1.550 1.552 1.554 1.556 1.558 1.560 電 圧 V ［V ］ 時間T[s] 時間T[s] V- V+ Vo+ Vo-

③インバータを利用した

電圧コンパレータ

V-V+

φ1

φ2

A

B

M1

M2

VDD

φ1

C

_Vout

動作説明

V-

C

Vin

Vout

+ - Vm

Vm

φ1=ON

φ2=ON

V+

Vin

C

+

-Vin＝Vout＝Vm

Q=C（V

_－

－Vm）

Vin=V

₊

－（V

_－

－Vm）

＝V

₊

－V

_－

＋Vm

Vin＝Vout Vm インバータの入出力特性 0 1 2 3 電 圧 V ［V ］ 0 0.5 1 1.5 2 2.5 3 電圧V［V］

シミュレーション結果

V－ V₊ 0 20n 40n 60n 80n 100n 120n 140n 160n 180n 200n 0 1 2 3 時間T[s] 時間T[s] 0 20n 40n 60n 80n 100n 120n 140n 160n 180n 200n 電 圧 V ［V ］ 1 0.8 0.9 1.1 1.2 電 圧 V ［V ］

④電流コンパレータ

Low-impedance current quantizer

Vm

Vcl＝high

Vin=Vout=Vm=1.64V

Vm=基準電圧

Vcl

Iin

Vout

Vdd

a

M2

M1

M4

M3

インバータの入出力特性 Vin=Vout

SW

0 1 2 3 電圧V［V］ 0 1 2 3 電 圧 V ［V ］

動作説明

Vcl＝high

リセットモード

Vin＝Vout＝Vm（基準電圧）

Vcl＝low

Iin Vin

Vout

Vdd

Iin

Vm+ΔV

Vout

Vout

Vdd

_Vdd

Vm－ΔV

Iin

Vout＝low

Vout＝high

Vclにより基準電圧を出すことで動作性能の向上を図っている

シミュレーション結果

リセット モード リセット モード 入力電流の向き クロック 出力波形 スイッチにより スムーズに動作する。 電流 ＋10μA _↓ －10μA 0 0.5 n 1.0n 1.5n 2.0n 2.5n 3.0n 3.5n 4.0n 時間T[s] 0 1 2 3 0 1 2 3 0 -10u 10u 電 圧 V ［V ］ 電 圧 V ［V ］ 電 流 I ［A］

まとめ

・ CMOS RF回路について

。

_{３種の復調部アーキテクチャ}

。

_{リング発振器を用いたVCO回路}

・ サンプリング回路について

。

_{トリガー回路}

。

_{各種コンパレータ}

次の回路の設計・解析・シミュレーションを行った。