SCK 入力クロック High レベルパルス幅
形式 :M2XPA3 コンパクト変換器みにまるシリーズ パルスアナログ変換器 (PC スペック形 ) 主な機能と特長 パルス入力信号を統一信号に変換 PC による入出力フルコンフィギュレーション可能 センサ用電源内蔵 RS-422 ドライバによるパルス信号を直入力可能 入力周波数レンジ :0~200
... 基準精度：入力精度＋出力精度 入出力精度は入出力スパンに反比例します。 ・入力精度（入力範囲に対する%で表示）：±0.03% （入力周波数レンジ0～200kHzを選択した場合、入力周波数 範囲は100kHzとして算出します。このとき、（入力周波数範囲÷ 入力スパン）≦1となる場合、入力精度は±0.03%に固定となり ます。） ...
6
ADF4001: 200 MHz クロック・ジェネレータ PLL
... ており、バックラッシュ防止パルスの幅を制御しています。この パルスは、 PFD 伝達関数内でデッド・ゾーンが発生しないように し、位相ノイズとリファレンス・スプリアスを最小にします。リ ファレンス・カウンタ・ラッチの 2 ビット(ABP2 と ABP1)がパル ス幅を制御しています(表 III ...
16
形式 :RPPD 計装用プラグイン形変換器 M UNIT シリーズ パルスアイソレータ ( センサ用電源付 ロータリエンコーダ用 ) 主な機能と特長 ロータリエンコーダの 2 相パルス入力信号を絶縁して各種の 2 相パルス出力信号に変換 オープンコレクタ 電圧パルス パワーフォト MOS リレー R
... 出力のパルス幅 ■パルス幅変換なし：入力波形と同じ周期、デューティ比の波 形が出力されます（DCカップリング時）。 ■ワンショット出力：設定パルス幅±20%のパルスを出力 ワンショット出力には入力パルスの立上がり検出、立下がり 検出の2通りがあります。 ...
9
--分類子ベースのレート制限は ACL( アクセス制御リス ト ) を使用することで各ポートの入力トラフィックに増大された帯域幅を適用します --縮小された帯域幅は ポート単位 キュー単位で出力ベースの縮小された帯域幅を提供します リモート インテリジェント ミラーリングは ACL ポート MACア
... サービスレベルの説明と製品番 号については、Hewlett Packard EnterpriseのWebサイト( www.hpe. com/networking/services をご覧くだ さい。各地域のサービスと応答時間 の詳細については、お近くのHewlett Packard Enterpriseセールスオフィス までお問い合わせください。 ...
16
帯域幅シェーピング --ポートベースのレート制限は ポート単位の入力/ 出力に 適用される増大された帯域幅を提供します --分類子ベースのレート制限は ACL( アクセス制御リス ト ) を使用することで各ポートの入力トラフィックに増大された帯域幅を適用します --縮小された帯域幅は ポート単位 キ
... • [新規] IP SLA for Voiceは、UDP JitterおよびUDP Jitter for VoIPテストを利用して音声トラフィックの品質を監視しま す（v3モジュールが必要） • リモート・インテリジェント・ミラーリングは、ACL、ポー ト、MACアドレス、またはVLANに基づいて選択された入力/ 出力トラフィックをネットワーク上の任意の場所にあるロー カルまたはリモートHPE 8200 ...
23
推奨動作条件 項目 記号 条件 Min. Typ. Max. 単位 電源電圧 Vdd(A) Vdd(D) V I 2 Cバスプルアップ電圧 * 2 Vbus Rp=2.2 kω - Vdd(D) - V Highレベル入力電圧 Vih 0.7Vdd(D) - - V Lowレベル入力
... 0x12 [7:0] VTX2[7:0] VTX2のパルス幅の設定 最低値 1 CLK=50 MHzの場合20 ns単位 0x13 [7:0] VTX3[15:8] VTX3のLow期間はVTX1とVTX2から自動的に計算される。 High期間は2 + (VTX3 - 1)CLKとして設定できる。 VTX3の最低値 1 ...
15
技術仕様 190M-2 190M-4 オシロスコープモード垂直偏向チャンネル数 2 4 帯域幅 200 MHz 立上り時間 1.7 ns スコープ入力数 2 入力チャンネル+ 外部トリガ 4 入力チャンネル チャンネル方式 すべての入力は相互におよびグランドから完全に絶縁されて 入力のどのような 組
... ビデオトリガ（チャンネルAで） NTSC、PAL、PAL+、SECAM。フィールド1、フィールド2およびライン選択 高分解能、ノンインタレースビデオ ライン選択付きノンインタレースビデオ、ライン周波数は 14 KHz～65 KHzの範囲 パルス幅トリガ（チャンネルA） 時間条件 < t、> t、= t、≠ t に合致するパルス幅でトリガ可能、ここでtは0.01 div ...
8
IEEE1888 パルス計測装置 取扱説明書
... IEEE1888 パルス計測装置は、電力量計や流量計などから出力される電気的なパルス信 号を数え上げ、その計量値を、定期的に IEEE1888 サーバに対して送信する装置です。 標準的なオープンコレクタ方式で出力されるパルス信号(1 ミリ秒以上の幅を持つ)に対応 し、最大で 12 系統のパルス信号を並行して捉えることができます。IEEE1888 サーバへ ...
22
は 発生 4½ 桁 測定 5½ 桁で 基本確度が ±0.02% の高確度の性能を持った計測電源です 従来のリニア フィクスド ランダム掃引と 新たにツー スロープ リニア掃引 ( ステップ値を途中切り換える掃引 ) の追加に加え 最小パルス幅 50μs のパルス測定機能 最小分解能が1μV/100p
... また、同期測定の仕様は従来機6240Aと互換性があり ます。 MOSFETのON抵抗測定の例を示します。ドレイン側はISVM、4wire接続とし、 ON時の電流を発生電流（IS）で、OFF時のドレイン電圧を電圧リミッタ（VL）で 決定します。ゲート側はVSIMのパルス発生として、SYNC OUT信号をドレイン 側の6241AのTRIGGER INに入力することにより、2台の同期測定を行います。 ...
8
パルス波高値計測回路の製作
... そしてプリセッタブル・ダウンカウンタのロード信号 (LD)を生成するのに用いられる。さらに、この出力信 号をしきい値の下位 1～4bit にフィードバックさせることも可能にした。このとき、パルス信号の入力前は下 位ビットが全て ”1”に、またパルス期間中は”0”となってコンパレータがヒステリシス特性を持つことになる。 ...
5
BBRAM(バッテリバックアップ RAM) -16 バイト -RTC 用 分 離 電 源 により システム 電 源 Off 時 も RAM の 内 容 を 保 持 可 能 入 力 クロック 高 速 クロック(OSC3) - 最 大 入 力 クロック 周 波 数 : 48MHz - 発 振 回 路 (
... •データ送信用のカウンタアンダーフロー割り込み、データ受信用の入力立ち上がり/立ち下がりエッジ 検出割り込みを発生可能 LCD コントローラ(LCDC) •4/8 ビットデータ幅の STN LCD パネル、および最大 24 ビットデータ幅の TFT LCD パネルに対応 •640 × 480 ピクセル(VGA)、320 × 240 ピクセル(QVGA)等の各種解像度に対応(パネルにあわせ任意に ...
7
推奨端子電圧 (Ta=25 C) 項目 記号 Min. Typ. Max 単位 電源電圧 Vs V クロックパルス電圧 Highレベル Vs Vs Vs V(CLK) Lowレベル V スタートパルス電圧 Highレベル Vs - 0.
... Microsoft、Windowsは、米国Microsoft Corporationの米国およびその他の国における登録商標です。 *16: C13016出荷時には、代表的な波長換算係数が入力されています。高い波長精度で測定するためにはマイクロ分光器に添付されている検 査成績書に記載された製品ごとの波長換算係数を入力する必要があります。 特長 ...
17
世界 トップレベルのジッタークリーナー クロックシンセサイザー IC である LMK04805B を使用した PCM792A DUAL DAC の完成品です [ 概略 ] 構成は HDMI 端子からの LVDS の入力信号を LVCOMS に変換後 デジタルアイソレーター ISO7240M によりス
... 出荷時は、250V 2A を使用しています。使用で きるヒューズはミニサイズ （5.2 x 20 mm）です。 ［PLL の帯域幅とマスタークロックの周波数の設定方法］ Digital Audio Signal Conditioner 基板では Si5317 の PLL の帯域幅とマスタークロックの 周波数をジャンパーで設定できるようになっています。設定方法は Digital ...
13
LTC6992-1/LTC6992-2/LTC6992-3/LTC TimerBlox電圧制御パルス幅変調器（PWM）
... DIV （ピン2/ピン4） ：プログラム可能な分周器および極性入力。 DIVピンの電圧（V DIV ）は内部で4ビットの値（DIVCODE）に 変換されます。V DIV はV + とGNDの間に抵抗分割器を使って 発生することができます。1%抵抗を使って、確実に正確な電 圧にします。DIVピンと抵抗は、OUTピンや他の高速エッジ が生じる全てのトレースに対してシールドします。DIVピンの ...
34
形式 :WYPD 絶縁 2 出力計装用変換器 W UNIT シリーズ パルスアイソレータ ( センサ用電源付 2 出力形 ) 主な機能と特長 パルス入力信号を絶縁して各種のパルス出力信号に変換 オープンコレクタ 電圧パルス リレー接点パルス出力を用意 センサ用電源内蔵 耐電圧 2000V AC 密着
... （例：WYPD－D4A2M23N－B／Q） ・入力パルス（例：0～5Hz） DC電圧パルス入力やワンショット出力でパルス幅の設定値な どは、仕様伺書（図面番号：NSU－2276）をご利用下さい。 ・オプション仕様（例：／C01／S01） ...
6
Vivado Design Suite ユーザー ガイド : システム レベル デザイン入力 (UG895)
... XDC 入力フ ァ イ ルのいずれかの形式で イ ン ポー ト す る こ と も で き ます。 I/O 配置プ ロ ジ ェ ク ト を使用す る と 、 別のデバ イ ス アーキ テ ク チ ャ で使用可能な ロ ジ ッ ク リ ソ ース も 確認で き ま す。 I/O を割 り 当て た後、 Vivado IDE で CSV、 XDC、 お よ び RTL 出力 フ ァ イ ル を 作成で き ま す。 こ の フ ...
74
Xilinx Vivado Design Suite ユーザー ガイド : システム レベル デザイン入力 (UG895)
... RTL レベル シ ミ ュ レーシ ョ ン環境でデザ イ ン をデバ ッ グする利点には、 デザ イ ン全体を視覚化で き る点や デザ イ ンおよびデバ ッ グ サ イ ク ルを素早 く 繰 り 返すこ と がで き る点な どがあ り ます。 シ ミ ュ レーシ ョ ン設定および起 動方法の詳細は、 『Vivado Design Suite ユーザー ガ イ ド : ロ ジ ッ ク シ ミ ュ レーシ ョ ン』 ...
77
LMH1983 オーディオ・クロック付き 3G/HD/SDビデオ・クロック・ジェネレータ
... アプリケーション情報 機能の概要 LMH1983はフェーズ・ロック・ループ（PLL）クロック・ジェ ネレータで、Hsync/Vsync入力リファレンス・タイミングに同 期、あるいは「Genlock」した多種多様なビデオ/オーディオ・レー トクロックを複数同時に出力できます。4つのチャネルそれぞ れにTop of Frame（TOF）パルス・ジェネレータを備えており、 ...
36
目次 目 次 1. レンタカー会社参加レベル チェーンコードの検索 車種のコード ロケーションコード 空車照会... 7 (1) 基本入力... 7 (2) 条件の入力... 8 (3)PNR を表示して... 9 (4) 空車照会表示
... (h) チェーンコードと Car Source インジケータ (i) レンタカー会社からのメッセージ レンタカーの予約は予約番号が表示された時点でレンタカー会社に出来上がっています。 後日、PNR を表示する為にレンタカー予約後、名前（－）、電話番号（9＊）、発券情報 （7T/）を入力し PNR を完成させ、ワールドスパンに記録を登録します。PNR を完成さ せないとレンタカーの予約が表示できなくなります。 ...
35
手元操作用手動パルス発生器
... ２５パルス／１回転の時、クリックとクリックの間でＡ相かB相のどちらか一方が １回だけ切り替わります。 （選択スイッチ部） ＭＲ８Ａ形（単純切替ロータリスイッチ） ＡＣ／ＤＣ共通 ２５Ｖ１５ｍＡ（抵抗負荷） ＭＲ８Ｃ形（コードスイッチ） ...
35