• 検索結果がありません。

RTL デザインおよび IP の生成

RTL デザインおよび IP の生成チュートリアル : PlanAhead デザイン ツール (UG675)

RTL デザインおよび IP の生成チュートリアル : PlanAhead デザイン ツール (UG675)

... © Copyright 2010- 2011 Xilinx Inc. All Rights Reserved.XILINX, the Xilinx logo, the Brand Window and other designated brands included herein are trademarks of Xilinx, Inc. All other trademarks are the property of their ...

38

PlanAhead ソフトウェア チュートリアル : RTL デザインと CORE Generator を使用した IP の生成

PlanAhead ソフトウェア チュートリアル : RTL デザインと CORE Generator を使用した IP の生成

... • 『フロアプラン手法ガイド』 (UG633) – フロアプランヒント情報 http://japan.xilinx.com/support/documentation/sw_manuals/xilinx12_2/Floorplanning_Methodology_Guide.pdf • 『階層デザイン手法ガイド』 (UG748) – PlanAhead ...

41

Spartan-6 FPGA PCB デザインおよびピン配置ガイド (UG393)

Spartan-6 FPGA PCB デザインおよびピン配置ガイド (UG393)

... ト 1 つです。 ピ ン配 置を確定す る 前に、デザ イ ン各領域で必要な ク ロ ッ ク バ ッ フ ァ や ク ロ ッ ク I/O ピ ン個数が使用 で き る 個数を超えていない こ と 、 お よ び接続が正 し い こ と を確認す る 必要があ り ます。 I/O 、 グ ロ ー バル ク ロ ッ ク 、 ま たは GTP ト ラ ン シーバで生成 さ れた ...

74

Vivado Design Suite チュートリアル : デザイン解析およびクロージャ テクニック (UG938)

Vivado Design Suite チュートリアル : デザイン解析およびクロージャ テクニック (UG938)

... リソースがタイル状に表示されます。タイル内 サイトには、ネットリスト インスタンスを配置できます。使用可能なサイトには、SLICE、RAM、MULT、DSP などがあり、サ イトに含まれているオブジェクト タイプによって [Device] ビューで異なる形と色で表示されます。スライスはザイリンクス FPGA 基本的な構築ブロックであり、内容はデバイス ファミリによって異なりますが、LUT ...

56

AN647: シングル・ポートのトリプル・スピード・イーサネットおよびオン・ボードPHYチップのリファランス・デザイン

AN647: シングル・ポートのトリプル・スピード・イーサネットおよびオン・ボードPHYチップのリファランス・デザイン

... 4. イーサネット・パケット生成を開始するには、以下コマンドを入力します。 source eth_gen_start.tcl 5. イーサネット・パケット・モニタは、イーサネット・パケット・ジェネレータを 起動したときに自動的に開始されます。モニタがすべてイーサネット・パケッ トを受信すると、システム・コンソールは、ループバック・テスト結果を表示 ...

18

Microsoft Word - dg_sata_ip_data_sheet_7series_jp.doc

Microsoft Word - dg_sata_ip_data_sheet_7series_jp.doc

... RAID デザイン PHY は2種類あり、片方は PLL とクロック・バッファを含めており他方は含まれません。 このクロック・リソース節 約デザインにより 4/8 チャネル SATA を 1/2 個 QUAD で実装できます。 一方1チャネルデザインでは自動速 度ネゴシエーション機能が実装され、SATA-III と ...

12

デザイン解析およびフロアプラン チュートリアル : PlanAhead ツール (UG676)

デザイン解析およびフロアプラン チュートリアル : PlanAhead ツール (UG676)

... © Copyright 2011 Xilinx Inc. All Rights Reserved.XILINX, the Xilinx logo, the Brand Window and other designated brands included herein are trademarks of Xilinx, Inc. All other trademarks are the property of their ...

55

Sate_P04_P05_1122ip

Sate_P04_P05_1122ip

... ー ー ※1. OS環境についてお知らせはP.27をご覧ください。 ※2. 本モデルはWindows Vista® Businessモデルをご購入されたお客様権利であるOSダウングレード権行使を、当社がお客様に代わってWindows® XP Professionalインストールをおこない、 ご提供するモデルになります。なお、Windows Vista® リカバリメディアで ...

18

Keysight Technologies HDMIおよびDisplayPortのより良いデザイン/テスト

Keysight Technologies HDMIおよびDisplayPortのより良いデザイン/テスト

... ジタル・テスト規格プログラム)と呼んでいます。キーサイトエキスパートは現在、 JEDEC ( Joint Electronic Devices Engineering Council )、 PCI-SIG ® 、 VESA ( Video Electronics Standards Association )、 SATA-IO ( Serial ATA International Organization )、 T10 ...

23

Vivado Design Suite ユーザー ガイド : デザイン解析およびクロージャ テクニック (UG906)

Vivado Design Suite ユーザー ガイド : デザイン解析およびクロージャ テクニック (UG906)

... 各 メ ッ セージには、 メ ッ セージ ID と メ ッ セージ重要度が付け ら れています。 メ ッ セージ ID は異な る メ ッ セージ を 識別する も ので、 メ ッ セージ を グループ化ま たは並べ替えで き る よ う にな っ てい ます。 メ ッ セージ重要度は、 示 さ れてい る 情報特性を示 し ます。 デザ イ ン を エ ラ ボ レー ト 、 合成、 ま ...

118

保護リレー、IED、およびサブステーション・オートメーション用、RS-232フル・モデム・インターフェイス(8線式)モジュールのリファレンス・デザイン (8線

保護リレー、IED、およびサブステーション・オートメーション用、RS-232フル・モデム・インターフェイス(8線式)モジュールのリファレンス・デザイン (8線

... ● DCEアプリケーション — GSM/GPRSおよびPSTN/DSLモデム — RF:LPRおよびBluetoothモジュール この資料は、Texas Instruments Incorporated(TI)が英文で記述した資料 を、皆様ご理解一助として頂くために日本テキサス・インスツルメンツ (日本TI)が英文から和文へ翻訳して作成したものです。 ...

5

2 目次 3 はじめに 4 Final Cut Pro X 10.1 の新機能ライブラリ管理対象メディアおよび外部メディア自動生成メディア 6 プロジェクトおよびイベントを Final Cut Pro X 10.1 にアップデートするアップデートの前に プロジェクトおよびイベントをアップデートする際

2 目次 3 はじめに 4 Final Cut Pro X 10.1 の新機能ライブラリ管理対象メディアおよび外部メディア自動生成メディア 6 プロジェクトおよびイベントを Final Cut Pro X 10.1 にアップデートするアップデートの前に プロジェクトおよびイベントをアップデートする際

... 注意:「Final Cut Projects」または「Final Cut Events」フォルダ内プロジェクトやフォルダは、資産、 複合クリップ、およびマルチカムクリップへ参照が適切に解決されるように、すべて同時にアップデートす る必要があります。単一プロジェクトやイベントをアップデートすることはできません。 ...

20

デュアルDIMM DDR2およびDDR3 SDRAMのボード・デザイン・ガイドライン、外部メモリ・インタフェース・ハンドブック、Volume 2、第5章

デュアルDIMM DDR2およびDDR3 SDRAMのボード・デザイン・ガイドライン、外部メモリ・インタフェース・ハンドブック、Volume 2、第5章

... DIMM 構成 デュアル DIMM メモリ・システムでは両メモリ・スロットに実装するが一般的で すが、1 スロットだけに実装する場合もあります。例えば、初期段階では一定量メ モリを実装し、アプリケーションが複雑になった段階で、2 つ目メモリ・スロット に実装することにより、システムデザインなしに容易にアップグレードできる ...

32

Vivado Design Suite ユーザー ガイド: デザイン解析およびクロージャ テクニック (UG906)

Vivado Design Suite ユーザー ガイド: デザイン解析およびクロージャ テクニック (UG906)

... MARK_DEBUG および DONT_TOUCH 制約に よ り 複製が阻止 さ れていないかを確認 し ます。 イ ンプ リ メ ン テーシ ョ ン前にネ ッ ト を複製が必要な場合は、 RTL ま たは XDC フ ァ イ ル内で合成に MAX_FANOUT 制約を使用し ます。 フ ァ ン ア ウ ト 大き いネ ッ ト で良い タ イ ミ ン グ を得る こ と がで き る かど ...

226

新規リン脂質 フィトセラミド 1- リン酸の生合 成経路と代謝 および生成酵素の解析 2017 年 喜田孝史

新規リン脂質 フィトセラミド 1- リン酸の生合 成経路と代謝 および生成酵素の解析 2017 年 喜田孝史

... SphM 摂取量は成人で 1 日あたり 50 mg ~ 110 mg [52] 程度と報告されている。植物性 主要スフィンゴ脂質は GluCer と GIPC である。GluCer はグリコシルセラミダーゼによ りセラミドに変換された後、同様に代謝、吸収されると報告されている [53] 。また、GluCer 摂取量は成人で1日あたり 60 mg ~ 80 mg [52] ...

69

HOKUGA: 鉄骨造HPシェルの生成および温度応答に関する検討

HOKUGA: 鉄骨造HPシェルの生成および温度応答に関する検討

... 次に,冬季温度変化をT=−35℃と仮定した場合STEP2解析結果を示す.なお,この際 部材入力データは図4. 26に示したSTEP1終了時部材である.図4. 27は節点変位図を示し たもので,部材が縮むことに拠り骨組中心節点(同図左端)において鉛直下向き最大変位 が生起し,その値は18. 9038 (mm)である.図4. 28∼4. ...

29

デザインパターン第一章「生成《

デザインパターン第一章「生成《

... #8 デザインパターンとは何か(1)  デザインパターン定義  「ソフトウェア開発におけるデザインパターンとは、過去 ソフトウェア設計者が発見し編み出した 設計ノウハウ を蓄 積し、 名前 をつけ、 再利用 しやすいように特定規約に 従って カタログ ...

24

シェーカー教徒の家具、および建築デザインの研究

シェーカー教徒の家具、および建築デザインの研究

... 棚板だけでできた棚が制作された。それはペグレールに設置されているので、まるで椅子 ような軽量さがあるが、実際には棚はペグに引掛かけられているではなく、レールに 止め金で打たれている。また、棚板は側板に大入れ継ぎで組まれているが、実際には細い 金属棒が全体構造を維持している。この棚は簡素化され、軽量な印象デザインだが、 ...

22

ip nat outside source list コマンドを使用した設定例

ip nat outside source list コマンドを使用した設定例

... ンドでは、 NAT プール「Net171」 が参照されていることに注意してください。 この場合、アド レスは、この NAT プールで最初に使用できるアドレス 171.68.16.10 に変換されます。 変換後 、ルータ 2514x は、ルーティング テーブル内で宛先を検索し、パケットをルーティングします。 ルータ 2501e 着信インターフェイスに到達したパケットには、SA として ...

5

電解生成水製造装置の開発および電解生成水の食品加工への応用

電解生成水製造装置の開発および電解生成水の食品加工への応用

... pH 相乗効果によるター ンオーバー数と溶解性向上が認められた。リパーゼ活性は酸性電解水に溶解すると原水よりも上昇 した。酸性電解水は蒸米溶解を促進し、塩素イオンとカルシウムイオン影響が推察された。アル カリ性電解水は蒸米溶解を抑制し、アルカリ性電解水低 ORP が、酵素活性を抑制したためと推 ...

4

Show all 10000 documents...

関連した話題