Vivado Design Suite ユーザー ガイド: デザイン解析およびクロージャ テクニック (UG906)

Vivado Design Suite

ユーザー

ガイ ド

デザイ ン解析および

ク ロージ ャ

テ ク ニ ッ ク

UG906 (v2016.3) 2016 年 10 月 5 日

この資料は表記のバージョンの英語版を翻訳したもので、内容に相違が生じる場合には原文を優先します。資料に

よっては英語版の更新に対応していないものがあります。日本語版は参考用としてご使用の上、最新情報につきまし

ては、必ず最新英語版をご参照ください。

デザイ ン解析および ク ロージ ャ テ ク ニ ッ ク 2

UG906 (v2016.3) 2016 年 10 月 5 日 japan.xilinx.com

次の表に、 こ の文書の改訂履歴を示 し ます。

日付 バージ ョ ン 改訂内容

2016 年 10 月 5 日 2016.3 Vivado® Design Suite 2016.3 リ リ ース に併せてア ッ プデー ト 。 変更内容:

• 図を ア ッ プデー ト 。

• 43 ページの 「[Clock Pair Classification]」 を追加。 • 124 ページの 「 ク ロ ッ ク 使用率レ ポー ト 」 を追加。 • 148 ページの 「 ク ロ ッ ク 位相シ フ ト 」 を追加。

2016 年 6 月 8 日 2016.2 Vivado Design Suite 2016.2 リ リ ース に併せてア ッ プデー ト 。 変更内容:

• 第 2 章: 「[Check Timing] セ ク シ ョ ン」 で multiple_clock、 generated_clocks、

お よ び latch_loops チ ェ ッ ク に情報を追加。 • 第 6 章: 構成を変更 し、 章名を変更。 次の内容を追加: ° 「エ ラ ボ レー ト 済みビ ュ ーを使用 し た RTL の最適化」 (第 7 章か ら 移動) ° 「 メ モ リ の ワー ド 数が 2 のべき乗でない場合の RAMB 使用率の最適化」 ° 「出力レ ジ ス タ が推論 さ れ る よ う にす る ための RAMB 入力ロ ジ ッ ク の最適化」 ° 「RAMB 出力での ク リ テ ィ カル ロ ジ ッ ク の改善」 • 第 7 章: 構成を変更 し、 章名を変更。「フ ロ アプ ラ ン」 を追加 (第 6 章か ら 移動)。

• 『UltraFast 設計手法ガ イ ド (Vivado Design Suite 用)』 (UG949) への リ ン ク を ア ッ プデー ト 。

2016 年 5 月 3 日 2016.1 Vivado Design Suite 2016.1 リ リ ース に併せてア ッ プデー ト 。 変更内容:

• 第 1 章および第 2 章の図を ア ッ プデー ト 。 • 「DRC レ ポー ト 」 お よ び 「設計手法 DRC の検証」 に report_methodology コ マン ド の説明を追加。 • 「用語」 に 「安全」、 「危険」、 お よ び 「終点」 を用語 と し て追加。 • 「バ ス ス キ ュー レ ポー ト 」 を追加。 • 「 タ イ ミ ン グ サ イ ンオ フの確認」 に report_bus_skew コ マン ド に関する情報を追加 • 「TIMING-30: Sub-Optimal Master Source Pin Selection for Generated Clock」 で

第 1 章: IDE を使用 し たロ ジ ッ ク解析

IDE を使用 し たデザ イ ン解析. . . 6 ロ ジ ッ ク 解析機能 . . . 6 [Netlist] ウ ィ ン ド ウ . . . 7 [Hierarchy] ウ ィ ン ド ウ . . . 9 [Schematic] ウ ィ ン ド ウ . . . 11 [Find] ダ イ ア ロ グ ボ ッ ク ス を使用 し たオブジ ェ ク ト の検索 . . . 16 デバ イ ス使用率統計の解析 . . . 19 DRC レ ポー ト . . . 20 設計手法 DRC の検証 . . . 21

第 2 章: タ イ ミ ング解析機能

タ イ ミ ン グ サマ リ レ ポー ト . . . 22 ク ロ ッ ク ネ ッ ト ワー ク レ ポー ト . . . 38 ク ロ ッ ク 関連性レ ポー ト . . . 39 パルス幅レ ポー ト . . . 46 タ イ ミ ン グ レ ポー ト . . . 46 デー タ シー ト レ ポー ト . . . 53 例外レ ポー ト . . . 59 ク ロ ッ ク 乗せ換え レ ポー ト . . . 64 バス ス キ ュー レ ポー ト . . . 83

第 3 章: イ ン プ リ メ ン テーシ ョ ン結果の解析機能

[Design Runs] ウ ィ ン ド ウ . . . 86 配置解析 . . . 87 配線解析 . . . 94 デザ イ ン解析レ ポー ト . . . 97

第 4 章: レポー ト および メ ッ セージ

概要 . . . 117 IDE での メ ッ セージの表示および管理. . . 118 Vivado で生成 さ れる レ ポー ト お よび メ ッ セージ . . . 121 デザ イ ンに関す る レ ポー ト の作成 . . . 122

第 5 章: タ イ ミ ング解析の実行

タ イ ミ ン グ解析の概要 . . . 140 タ イ ミ ン グ解析の基礎の理解 . . . 144 タ イ ミ ン グ パス レ ポー ト の解釈 . . . 153 タ イ ミ ン グ サ イ ンオフの確認 . . . 160

デザイ ン解析および ク ロージ ャ テ ク ニ ッ ク 4 UG906 (v2016.3) 2016 年 10 月 5 日 japan.xilinx.com メ モ リ の ワー ド 数が 2 のべき乗でない場合の RAMB 使用率の最適化. . . 164 出力レ ジ ス タ が推論 さ れ る よ う にす る ための RAMB 入力ロ ジ ッ ク の最適化 . . . 167 RAMB 出力での ク リ テ ィ カル ロ ジ ッ ク の改善. . . 171

第 7 章: イ ン プ リ メ ン テーシ ョ ンの解析および ク ロージ ャ テ ク ニ ッ ク

report_design_analysis コ マン ド の使用. . . 175 デザ イ ンの最長 ロ ジ ッ ク 遅延パ ス を特定 . . . 179 フ ァ ン ア ウ ト の大 き いネ ッ ト ド ラ イ バーの特定 . . . 180 ホール ド 違反の修正がデザ イ ンに悪影響を及ぼすかの判断 . . . 182 タ イ ミ ン グが満た さ れていないパ スすべて をすばや く 解析 . . . 184 フ ロ アプ ラ ン . . . 185

付録 A: タ イ ミ ング設計手法チ ェ ッ ク

TIMING-1: Invalid Clock Waveform on Clock Modifying Block . . . 199

TIMING-2: Invalid Primary Clock on Internal Pin . . . 201

TIMING-3: Invalid Primary Clock on Clock Modifying Block. . . 202

TIMING-4: Invalid Primary Clock Redefinition on a Clock Tree . . . 204

TIMING-5: Invalid Waveform Redefinition on a Clock Tree . . . 205

TIMING-6: No Common Primary Clock Between Related Clocks . . . 206

TIMING-7: No Common Node Between Related Clocks . . . 207

TIMING-8: No Common Period Between Related Clocks . . . 208

TIMING-9: Unknown CDC Logic . . . 209

TIMING-10: Missing Property on Synchronizer . . . 210

TIMING-11: Inappropriate Max Delay with Datapath Only Option . . . 211

TIMING-12: Clock Reconvergence Pessimism Removal Disabled. . . 212

TIMING-13: Timing Paths Ignored Due to Path Segmentation. . . 212

TIMING-14: LUT on the Clock Tree . . . 213

TIMING-15: Large Hold Violation on Inter-Clock Path . . . 214

TIMING-16: Large Setup Violation . . . 215

TIMING-17: Non-Clocked Sequential Cell . . . 216

TIMING-18: Missing Input or Output Delay . . . 216

TIMING-19: Inverted Generated Clock Waveform on ODDR . . . 217

TIMING-20: Non-Clocked Latch. . . 217

TIMING-21: Invalid COMPENSATION Property on MMCM. . . 218

TIMING-22: Missing External Delay on MMCM . . . 219

TIMING-23: Combinatorial Loop Found. . . 220

TIMING-24: Overridden Max Delay Datapath Only . . . 220

TIMING-25: Invalid Clock Waveform on Gigabit Transceiver (GT) . . . 221

TIMING-26: Missing Clock on Gigabit Transceiver (GT) . . . 221

TIMING-27: Invalid Primary Clock on Hierarchical Pin. . . 222

TIMING-28: Auto-Derived Clock Referenced by a Timing Constraint . . . 222

TIMING-29: Inconsistent Pair of Multicycle Paths . . . 223

TIMING-30: Sub-Optimal Master Source Pin Selection for Generated Clock . . . 223

付録 B: その他の リ ソ ースおよび法的通知

ザ イ リ ン ク ス リ ソ ース . . . 224

ソ リ ュ ーシ ョ ン セン ター . . . 224

デザイ ン解析および ク ロージ ャ テ ク ニ ッ ク 6 UG906 (v2016.3) 2016 年 10 月 5 日 japan.xilinx.com

IDE を使用 し た ロ ジ ッ ク解析

IDE を使用 し たデザイ ン解析

次の章では、 ザ イ リ ン ク ス Vivado® _{統合設計環境 (IDE) でのデザ イ ン解析の概要を説明し ます。} • 「IDE を使用 し た ロ ジ ッ ク 解析」 ( こ の章) • 第2 章 「タ イ ミ ン グ解析機能」 • 第3 章 「 イ ンプ リ メ ン テーシ ョ ン結果の解析機能」

ロ ジ ッ ク 解析機能

こ の章では、 次の ロ ジ ッ ク 解析機能について説明 し ます。 • 「[Netlist] ウ ィ ン ド ウ」 • 「[Hierarchy] ウ ィ ン ド ウ」 • 「[Schematic] ウ ィ ン ド ウ」 • 「[Find] ダ イ ア ロ グ ボ ッ ク ス を使用し たオブジ ェ ク ト の検索」 • 「デバ イ ス使用率統計の解析」 • 「DRC レ ポー ト 」 • 「設計手法 DRC の検証」

[Netlist] ウ ィ ン ド ウ

[Netlist] ウ ィ ン ド ウ には、 合成ツールで処理 さ れたネ ッ ト リ ス ト でのデザ イ ン階層が表示 さ れます。 合成設定に よ っ て、 ネ ッ ト リ ス ト の階層が元の RTL と 100% 同じ であ っ た り 、 階層がなかっ た り し ます。 通常、 合 成ツールはデフ ォ ル ト でほ と ん ど のユーザー階層を保持 し なが ら ロ ジ ッ ク を最適化 し 、 小型で高速のネ ッ ト リ ス ト を作成 し ます。 合成ツールのデフ ォ ル ト を使用す る と 、 ネ ッ ト リ ス ト の階層は認識 さ れますが、 階層への イ ン タ ーフ ェ イ ス が変更 さ れ る 場合があ り ます。 一部の ピ ンや階層レベルがない場合 も あ り ます。 階層の各レベルは、 その階層ツ リ ーを示 し ます。 各レベルに、 次の も のが表示 さ れます。 • その レベルのすべてのネ ッ ト を含む [Nets] フ ォルダー • その レベルにハー ド ウ ェ ア プ リ ミ テ ィ ブ イ ン ス タ ン ス があ る場合は [Leaf Cells] フ ォルダー • その レベルに イ ン ス タ ン シエー ト さ れてい る 階層 ツ リ ーを た ど る と 、 分岐全体を表示で き ます。 セルの横に表示 さ れてい る ア イ コ ンは、 デザ イ ンの状態を示 し ます。

詳細は、『Vivado Design Suite ユーザー ガ イ ド : Vivado IDE の使用』 (UG893) [参照 1] のこ のセ ク シ ョ ンを参照 し て く だ

さ い。

X-Ref Target - Figure 1-1

デザイ ン解析および ク ロージ ャ テ ク ニ ッ ク 8

UG906 (v2016.3) 2016 年 10 月 5 日 japan.xilinx.com

階層の各レベルの [Instance Properties] ウ ィ ン ド ウ の [Statistics] ビ ューには、 次の よ う な リ ソ ース使用率統計が表示 さ

れます。

• その階層全体のプ リ ミ テ ィ ブの使用状況

• 階層の境界を ま た ぐ ネ ッ ト の数

• 階層で使用 さ れ る ク ロ ッ ク

デザ イ ン を フ ロ アプ ラ ンす る 場合、Pblock に対 し て同様のプ ロ パテ ィ が表示 さ れます。

X-Ref Target - Figure 1-2

[Hierarchy] ウ ィ ン ド ウ

こ の ウ ィ ン ド ウ では、 階層の リ ソ ース の使用量を理解で き ます。[Hierarchy] ウ ィ ン ド ウ を開 く には、 [Tools] → [Show

Hierarchy] を ク リ ッ ク する か、 [Netlist] ウ ィ ン ド ウ で F6 キーを押 し ます。

[Hierarchy] ウ ィ ン ド ウ には、 次の図に示す よ う に、 ネ ッ ト リ ス ト の階層ツ リ ーが表示 さ れます。 各行は、 ネ ッ ト リ ス ト 内の階層レベルを示 し ます。 下に行 く ほ ど、 ネ ッ ト リ ス ト の下位階層にな り ます。 各階層レベルは、 その レベ ルのほかの階層に相対 し たサ イ ズで表示 さ れます。

図1-3 では、 cpuEngine、 usbEngine0、 および usbEngine1 がデザ イ ンの大部分の ロ ジ ッ ク を占めてお り 、 おお

よ そ同 じ 数の リ ソ ース を使用 し てい る こ と が示 さ れてい ます。

使用率レ ポー ト は、 デザ イ ン を リ ソ ース タ イ プご と に表示 し ます。 各 リ ソ ース タ イ プ別に階層レベルご と の使用率 を表示 し ます。

リ ソ ース使用率レ ポー ト を表示す る には、[Tools] → [Report] → [Report Utilization] を ク リ ッ ク し ます。図1-4 に、 リ

ソ ース使用率レ ポー ト を示 し ます。

X-Ref Target - Figure 1-3

デザイ ン解析および ク ロージ ャ テ ク ニ ッ ク 10

UG906 (v2016.3) 2016 年 10 月 5 日 japan.xilinx.com

こ のデザ イ ンでは、RAMB36 および FIFO36 ブ ロ ッ ク の大部分が 2 つの usbEngine ブ ロ ッ ク に よ り 消費 さ れてい ま

す。 プ ラ ス記号 (+) を ク リ ッ ク する と 、 下位階層での リ ソ ース使用率を表示で き ます。

X-Ref Target - Figure 1-4

[Schematic] ウ ィ ン ド ウ

回路図は、 ネ ッ ト リ ス ト のグ ラ フ ィ カル表示です。 回路図を表示す る と 、 次を実行で き ます。 • ネ ッ ト リ ス ト を グ ラ フ ィ カルに表示 し ます。 • ゲー ト 、 階層、 お よ び接続を確認 し ます。 • ロ ジ ッ ク コーン を た ど っ た り 展開 し た り し ます。 • デザ イ ン を解析 し ます。 • デザ イ ンの内部を よ り 理解 し やす く な り ます。 エ ラ ボ レー ト 済みデザ イ ンの RTL レベルでは、 ツールで コー ド がどの よ う に解釈 さ れたかを確認で き ます。 合成済 みデザ イ ンお よ び イ ンプ リ メ ン ト 済みデザ イ ンでは、 合成ツールで生成 さ れたゲー ト を確認で き ます。 回路図を表示す る には、[Tools] → [Schematic] を ク リ ッ ク し ます。 オブジ ェ ク ト を選択 し ていない場合は、 デザ イ ン の最上位のゲー ト 、 階層、 お よ び接続が表示 さ れます (図1-5)。

デザイ ン解析および ク ロージ ャ テ ク ニ ッ ク 12

UG906 (v2016.3) 2016 年 10 月 5 日 japan.xilinx.com

回路図の拡大/縮小および移動方法の詳細は、 『Vivado Design Suite ユーザー ガ イ ド : Vivado IDE の使用』 (UG893) [参

照1] のこ のセ ク シ ョ ンを参照 し て く だ さ い。

ヒ ン ト: 1 つの階層レベルを選択する と 、 回路図がシンプルにな り ます。 選択し たエレ メ ン ト が青色でハイ ラ イ ト さ

れ、1 つの階層のポー ト が表示 さ れます。

X-Ref Target - Figure 1-5

回路図では、 次の操作を実行で き ます。

• 階層の左上にあ る [+] を ク リ ッ ク し てゲー ト を表示し ます。

• ポー ト ま たはエ レ メ ン ト を ダブル ク リ ッ ク し て展開 し ます。

• ポ ッ プア ッ プ メ ニ ュ ーを使用 し ます。

回路図の詳細は、『Vivado Design Suite ユーザー ガ イ ド : Vivado IDE の使用』 (UG893) [参照 1] のこ のセ ク シ ョ ンを

参照 し て く だ さ い。 • 前の表示に戻っ た り 次の表示に進んだ り す る には、 ツールバーの [Previous] (←) および [Next] (→) ボ タ ン を ク リ ッ ク し ます。 • ツールバーの [Expand All] ボ タ ン を ク リ ッ ク し て、 ロ ジ ッ ク および接続を よ り 詳細に表示し ます。 • ツールバーの [Collapse All] を ク リ ッ ク し て、 回路図を簡略化 し ます。 イ ンプ リ メ ン テーシ ョ ン後に タ イ ミ ン グ パス のゲー ト を視覚的に確認する には、 回路図が最 も 簡単な方法です。 パ ス を選択 し て回路図を開 く と 、 そのパ ス のゲー ト と ネ ッ ト が表示 さ れます。

X-Ref Target - Figure 1-6

デザイ ン解析および ク ロージ ャ テ ク ニ ッ ク 14

UG906 (v2016.3) 2016 年 10 月 5 日 japan.xilinx.com

回路図で関連のあ る 階層レベルを特定す る には、 右 ク リ ッ ク し て [Select Leaf Cell Parents] を ク リ ッ ク し ます。

X-Ref Target - Figure 1-7

図 1-7: タ イ ミ ング パスの回路図

X-Ref Target - Figure 1-8

[Highlight] および [Mark] コ マン ド を使用する と 、 関連のゲー ト を見つけやす く な り ます。 [Highlight] および [Mark] コ マ ン ド を使用 し てプ リ ミ テ ィ ブ を色分け表示す る と 、 ど の ロ ジ ッ ク が元のパ ス にあ る か、 ど の ロ ジ ッ ク が追加 さ れたかな ど がわか り やす く な り ます。

X-Ref Target - Figure 1-9

デザイ ン解析および ク ロージ ャ テ ク ニ ッ ク 16

UG906 (v2016.3) 2016 年 10 月 5 日 japan.xilinx.com

[Find] ダ イ ア ログ ボ ッ ク ス を使用 し たオブ ジ ェ ク ト の

検索

Vivado IDE には、 優れた検索機能が含まれてい ます。 検索機能を使用する には、 [Edit] → [Find] を ク リ ッ ク し ます。

次の図に示す [Find] ダ イ ア ロ グ ボ ッ ク ス が表示 さ れます。

注記: Ctrl+F キーを押し て も [Find] ダ イ ア ロ グ ボ ッ ク ス を開 く こ と がで き ます。

X-Ref Target - Figure 1-10

検索条件

[Find] ダ イ ア ロ グ ボ ッ ク ス を使用する と 、 さ ま ざ ま な条件およびプ ロパテ ィ を設定し てネ ッ ト リ ス ト を検索で き ます。

X-Ref Target - Figure 1-11

デザイ ン解析および ク ロージ ャ テ ク ニ ッ ク 18 UG906 (v2016.3) 2016 年 10 月 5 日 japan.xilinx.com

検索例

[Edit] → [Find] を使用する と 、 た と えば次の も のを検索で き ます。 • 未配置の I/O すべて • ツールで配置 さ れた グ ロ ーバル ク ロ ッ ク • フ ァ ン ア ウ ト が 10,000 以上のネ ッ ト • PREG エンベデ ッ ド レ ジ ス タ を使用する DSP

複数の条件を使用 し た検索

複数の条件を指定 し て検索を実行す る には、 次の手順に従い ます。 1. 最初の検索条件を指定 し ます。 2. [Properties] セ ク シ ョ ンの各行の右側にあ る [+] を ク リ ッ ク し ます。 3. 検索条件を追加 し ます。 4. 検索条件の演算子 (AND ま たは OR) を選択 し ます。

X-Ref Target - Figure 1-12

Tcl での検索

[Tcl Console] ウ ィ ン ド ウ ま たはス ク リ プ ト で実行 し てい る場合、 検索には get_* コ マン ド (get_cells な ど) を使用 し ます。

ヒ ン ト: Vivado IDE の下部に [Tcl Console] ウ ィ ン ド ウがあ り 、 GUI で実行さ れた操作の Tcl コ マン ド が示さ れます。

[Tcl Console] ウ ィ ン ド ウ に Tcl コ マン ド を入力 し て実行で き ます。

Tcl ス ク リ プ ト 機能の詳細は、『Vivado Design Suite ユーザー ガ イ ド : Tcl ス ク リ プ ト 機能の使用』 (UG894) [参照 2] を参

照 し て く だ さ い。

Tcl コ マン ド の詳細は、 『Vivado Design Suite Tcl コ マン ド リ フ ァ レ ン ス ガ イ ド 』 (UG835) [参照 3] を参照する か、

「<command> -help」 と 入力 し て く だ さ い。

デバイ ス使用率統計の解析

イ ンプ リ メ ン テーシ ョ ン問題の よ く あ る 原因は、 ピ ン配置に よ る ロ ジ ッ ク お よ びデバ イ ス の レ イ ア ウ ト が考慮 さ れ ていない こ と です。 ほ と ん ど のデバ イ ス では ス ラ イ ス ロ ジ ッ ク は均一ですが、 次の よ う な特殊 リ ソ ース が ロ ジ ッ ク の配置に影響 し ます。 • I/O • HP (High Performance) バン ク • HR (High Range) バン ク • MGT • DSP48 • ブ ロ ッ ク RAM • MMCM • BUFG • BUFR 特定の特殊 リ ソ ース を多数使用す る ブ ロ ッ ク は、 デバ イ ス全体に分散す る 必要があ る 場合があ り ます。 デザ イ ンの ほかの部分 と の イ ン タ ーフ ェ イ ス を設計す る 際、 こ の こ と を考慮 し て く だ さ い。 次を組み合わせて使用 し てブ ロ ッ ク リ ソ ース を確認し ます。 • report_utilization • ネ ッ ト リ ス ト プ ロ パテ ィ • Pblock プ ロ パテ ィ

デザイ ン解析および ク ロージ ャ テ ク ニ ッ ク 20 UG906 (v2016.3) 2016 年 10 月 5 日 japan.xilinx.com

DRC レポー ト

デザ イ ン ルール チ ェ ッ ク (DRC) はデザ イ ン をチ ェ ッ ク し、 一般的な問題を レ ポー ト し ます。 2016.1 リ リ ース か ら 、 DRC は 2 つの コ マン ド に分割 さ れてい ます。 設計手法 DRC は report_methodology コ マン ド に移動 さ れ、 その 他の DRC は report_drc コ マン ド で実行 さ れます。 設計手法 DRC 以外の DRC を実行する には、 report_drc コ マ ン ド を使用 し ます。 イ ンプ リ メ ン テーシ ョ ン を実行す る と 、 ツールで自動的に DRC が実行 さ れます。 配置配線後 には、 よ り 完全で包括的な DRC が実行 さ れます。 推奨_{: DRC の ク リ テ ィ カル警告およびエ ラーを フ ローの早期に確認し、 フ ローの後の方で問題が発生し ないよ う に し} て く だ さ い。 合成済みデザ イ ンで [Report DRC] を実行する と 、制約の適用 さ れていない I/O に対 し て ク リ テ ィ カル警告が表示 さ れ ます。 配線済みデザ イ ンで も 、 ク リ テ ィ カル警告が レ ポー ト さ れます。 レ ポー ト を確認 し て く だ さ い。 ビ ッ ト ス ト リ ーム生成の段階では、 同 じ DRC でエ ラ ーが レ ポー ト さ れます。 DRC レ ポー ト を早めに確認 し、 デザ イ ンで変更が 必要な部分を特定す る よ う に し て く だ さ い。

X-Ref Target - Figure 1-13

設計手法 DRC の検証

設計手法の重要性を考慮 し 、Vivado ツールでは設計手法 DRC に従っ てい る かど う かをチ ェ ッ ク する report_methodology コ マン ド が提供 さ れてい ます。 デザ イ ン プ ロ セ ス の段階に よ っ て、 異な る DRC があ り ま す。RTL リ ン ト ス タ イ ル チ ェ ッ ク はエ ラ ボ レー ト 済み RTL デザ イ ンに対し て実行 さ れ、 ネ ッ ト リ ス ト ベース の ロ ジ ッ ク お よ び制約チ ェ ッ ク は合成済みデザ イ ンに対 し て実行 さ れ、 イ ンプ リ メ ン テーシ ョ ンお よ び タ イ ミ ン グ チ ェ ッ ク は イ ンプ リ メ ン ト 済みデザ イ ンに対 し て実行 さ れます。 こ れ ら のチ ェ ッ ク を Tcl プ ロ ンプ ト で実行する には、 検証するデザ イ ン を開き、 次の Tcl コ マン ド を入力し ます。 report_methodology

IDE か ら こ れ ら のチ ェ ッ ク を実行する には、 検証するデザ イ ン を開いて [Report Methodology] コ マン ド を実行 し ます。

図1-14 に示すダ イ ア ロ グ ボ ッ ク ス が表示 さ れます。

違反が検出 さ れた場合は、[Methodology] ウ ィ ン ド ウ に表示 さ れます。

設計手法 DRC の実行に関する詳細は、『Vivado Design Suite ユーザー ガ イ ド : シ ス テ ム レベル デザ イ ン入力』 (UG895)

X-Ref Target - Figure 1-14

図 1-14: [Report Methodology] ダ イ ア ログ ボ ッ ク ス

X-Ref Target - Figure 1-15

デザイ ン解析および ク ロージ ャ テ ク ニ ッ ク 22 UG906 (v2016.3) 2016 年 10 月 5 日 japan.xilinx.com

タ イ ミ ング解析機能

タ イ ミ ング サマ リ レポー ト

タ イ ミ ン グ解析は、 合成後であればど の時点で も 実行で き ます。 合成お よ び イ ンプ リ メ ン テーシ ョ ン run で自動的に 生成 さ れ る タ イ ミ ン グ サマ リ レ ポー ト を確認で き ます。 合成済みデザ イ ン ま たは イ ンプ リ メ ン ト 済みデザ イ ン を メ モ リ に読み込む と 、 次の方法で イ ン タ ラ ク テ ィ ブな タ イ ミ ン グ サマ リ レ ポー ト を生成で き ます。

• Flow Navigator の [Synthesis] → [Synthesized Design] → [Report Timing Summary] を ク リ ッ ク

• Flow Navigator の [Implementation] → [Implemented Design] → [Report Timing Summary] を ク リ ッ ク

• [Tools] → [Timing] → [Report Timing Summary] を ク リ ッ ク

同等 Tcl コ マン ド : report_timing_summary

report_timing_summary の詳細は、『Vivado Design Suite Tcl コ マン ド リ フ ァ レ ン ス ガ イ ド 』 (UG835) [参照 3] のこ

のセ ク シ ョ ンを参照 し て く だ さ い。 合成済みデザ イ ンでは、 接続お よ びフ ァ ン ア ウ ト に基づいてネ ッ ト 遅延が見積 も ら れます。 セルがユーザーに よ り 配置 さ れていれば、 そのセル間のネ ッ ト 遅延は よ り 正確にな り ます。I/O や GT な どの一部のセルが事前に配置 さ れ てい る パ ス では、 ク ロ ッ ク ス キ ューが大き い可能性があ り ます。 イ ンプ リ メ ン ト 済みデザ イ ンでは、 ネ ッ ト 遅延は実際の配線情報に基づ き ます。 タ イ ミ ン グ サ イ ンオ フには、 完全 に配線 さ れたデザ イ ン を使用 し て く だ さ い。 デザ イ ンが完全に配線 さ れてい る か ど う かは、 配線ス テー タ ス レ ポー ト で確認で き ます。

[Report Timing Summary] ダ イ ア ログ ボ ッ ク ス

[Report Timing Summary] ダ イ ア ロ グ ボ ッ ク ス には、 次の タ ブがあ り ます。 • 「[Options] タ ブ」

• 「[Advanced] タ ブ」

• 「[Timer Settings] タ ブ」

[Results name] は、 [Timing] ウ ィ ン ド ウ に表示 さ れる結果のグ ラ フ ィ カル レ ポー ト の名前を指定 し ます。 グ ラ フ ィ カ

ル レ ポー ト には、 レ ポー ト のネ ッ ト およびセルか ら [Device] および [Schematic] ウ ィ ン ド ウ、 デザ イ ン ソ ース フ ァ イ

ルに ク ロ ス プ ロ ーブで き る リ ン ク があ り ます。

[Results name] に名前を入力し ない場合、 レ ポー ト は Tcl コ ン ソ ールに表示 さ れ、 グ ラ フ ィ カル レ ポー ト は表示 さ れ ません。

[Options] タ ブ

[Report Timing Summary] ダ イ ア ロ グ ボ ッ ク ス の [Options] タ ブには、 次のセ ク シ ョ ンがあ り ます。

[Report] セ ク シ ョ ン

[Options] タ ブの [Report] セ ク シ ョ ンには、 次のオプシ ョ ンがあ り ます。

• [Path delay type]

実行す る 解析の タ イ プ を設定 し ます。 合成済みデザ イ ンの場合、 デフ ォ ル ト では最大遅延解析 (セ ッ ト ア ッ プ/

リ カバ リ) のみが実行 さ れます。 イ ンプ リ メ ン ト 済みデザ イ ンの場合、 デフ ォル ト では最小/最大遅延解析 (セ ッ

ト ア ッ プ/ホール ド 、 リ カバ リ / リ ムーバル) の両方が実行 さ れます。 最小遅延解析 (ホール ド お よび リ ムーバル)

のみを実行す る 場合は、[min] を選択し ます。

X-Ref Target - Figure 2-1

デザイ ン解析および ク ロージ ャ テ ク ニ ッ ク 24

UG906 (v2016.3) 2016 年 10 月 5 日 japan.xilinx.com

• [Report unconstrained paths]

タ イ ミ ン グ要件のないパ ス に関す る 情報を生成 し ます。 こ のオプシ ョ ンは、Vivado IDE ではデフ ォ ル ト でオン にな っ てい ますが、 同等の Tcl コ マン ド report_timing_summary ではデフ ォル ト では使用 さ れません。 同等 Tcl オプシ ョ ン: -report_unconstrained • [Report datasheet] 「デー タ シー ト レ ポー ト 」 で説明 さ れてい る デザ イ ン データ シー ト を生成 し ます。 同等 Tcl オプシ ョ ン: -datasheet

[Path Limits] セ ク シ ョ ン

[Options] タ ブの [Path Limits] セ ク シ ョ ンには、 次のオプシ ョ ンがあ り ます。

• [Maximum number of paths per clock or path group]: ク ロ ッ ク ペア ま たはパス グループご と に レ ポー ト する パス の

最大数を指定 し ます。

同等 Tcl オプシ ョ ン: -max_paths

• [Maximum number of worst paths per endpoint]: パス の終点ご と に レ ポー ト する ワース ト パス の最大数を指定し ま

す。 こ れは ク ロ ッ ク ペア ま たはパス グループご と のパス の最大数に制限 さ れ る ので、 レ ポー ト さ れ る パス の総

数は -max_paths で指定 し た数が上限 と な り ます。

同等 Tcl オプシ ョ ン: -nworst

[Path Display] セ ク シ ョ ン

[Options] タ ブの [Path Display] セ ク シ ョ ンには、 次のオプシ ョ ンがあ り ます。

• [Display paths with slack less than]: ス ラ ッ ク が指定 し た値未満のパス を レ ポー ト し ます。 こ のオプシ ョ ンは、 サマ

リ 表には影響 し ません。

同等 Tcl オプシ ョ ン: -slack_lesser_than

• [Significant digits]: レ ポー ト に表示 さ れ る値の精度を指定 し ます。

同等 Tcl オプシ ョ ン: -significant_digits

[Report Timing Summary] ダ イ ア ログ ボ ッ ク スのすべての タ ブに共通のセ ク シ ョ ン

次のオプシ ョ ンは、[Report Timing Summary] ダ イ ア ロ グ ボ ッ ク ス のすべての タ ブに共通です。

• [Command]: [Report Timing Summary] ダ イ ア ロ グ ボ ッ ク ス で指定 さ れてい る オプシ ョ ン と 同等の Tcl コ マン ド ラ

イ ン を表示 し ます。

• [Open in a New Tab]: 結果を新し いビ ューに表示する か、 最後に開いた ビ ューを上書きする かを指定 し ます。

• [Open in Timing Analysis layout]: [Timing Analysis] レ イ ア ウ ト を開き ます。

こ の レ イ ア ウ ト の詳細は、『Vivado Design Suite ユーザー ガ イ ド : Vivado IDE の使用』 (UG893) [参照 1] のこ のセ ク

[Advanced] タ ブ

[Report Timing Summary] ダ イ ア ロ グ ボ ッ ク ス の [Advanced] タ ブには、 次のセ ク シ ョ ンがあ り ます。

[Report] セ ク シ ョ ン

• [Report from cell]: デザ イ ンの特定のセルの タ イ ミ ン グのみを レ ポー ト し ます。 指定 し たセルで開始ま たは終了す

る パ ス、 お よ びセルに完全に含まれ る パ ス のみが レ ポー ト さ れます。

同等 Tcl オプシ ョ ン: -cell

• [Show input pins in path]: パス に使用 さ れる セルの入力ピ ン を表示 し ます。

同等 Tcl オプシ ョ ン: -input_pins

推奨: パスで使用さ れるすべてのピ ンに関し て よ り 詳細な情報を得る ため、 こ のオプシ ョ ンはオンに し て く だ さ い。

• [Report unique pins]: ピ ンの各セ ッ ト に対 し て 1 つの タ イ ミ ン グ パス のみを表示し ます。

同等 Tcl オプシ ョ ン: -unique_pins

X-Ref Target - Figure 2-2

デザイ ン解析および ク ロージ ャ テ ク ニ ッ ク 26

UG906 (v2016.3) 2016 年 10 月 5 日 japan.xilinx.com

[File Output] セ ク シ ョ ン

• [Write results to file]: 結果を指定 し た フ ァ イ ルに記述 し ます。 デフ ォ ル ト では、 レ ポー ト は Vivado IDE の

[Timing] ウ ィ ン ド ウ に表示 さ れます。 同等 Tcl オプシ ョ ン: -file • [Overwrite]/[Append]: レ ポー ト を フ ァ イ ルに記述する際に、 指定のフ ァ イ ルを上書きする か、 新 し い情報を既存 の レ ポー ト の最後に追加す る かを指定 し ます。 同等 Tcl オプシ ョ ン: -append

[Miscellaneous] セ ク シ ョ ン

• [Ignore command errors]: コ マン ド を メ ッ セージ を表示せずに実行 し ます。 コ マン ド ラ イ ン エ ラ ーは無視 さ れ、

エ ラ ー メ ッ セージは表示 さ れません。 実行中にエ ラ ーが発生 し て も し な く て も 、 TCL_OK が返 さ れます。 同等 Tcl オプシ ョ ン: -quiet

• [Suspend message limits during command execution]: メ ッ セージの非表示設定を一時的に解除 し、 コ マン ド か ら のす

べての メ ッ セージ を返 し ます。

[Timer Settings] タ ブ

タ イ マー設定を指定す る には、Vivado IDE の タ イ ミ ン グ解析ダ イ ア ロ グ ボ ッ ク ス、 ま たは こ のセ ク シ ョ ンに リ ス ト さ れてい る Tcl コ マン ド のいずれかを使用 し ます。 こ れ ら の設定は、 同じ Vivado IDE セ ッ シ ョ ンで実行する合成お よ び イ ンプ リ メ ン テーシ ョ ン以外の タ イ ミ ン グ関連の コ マ ン ド に影響 し ます。 タ イ マー設定はツール プ リ フ ァ レ ン ス と し ては保存 さ れず、 新 し いセ ッ シ ョ ン ご と にデフ ォル ト 値に戻 り ます。 デ フ ォ ル ト 値を変更 し ないで く だ さ い。 デフ ォ ル ト 値では、 最 も 正確な遅延値が使用 さ れ、 タ イ ミ ン グ解析の適用範 囲が最大限にな り ます。

[Report Timing Summary] ダ イ ア ロ グ ボ ッ ク ス の [Timer Settings] タ ブには、 次のセ ク シ ョ ンがあ り ます。

[Interconnect]

ネ ッ ト 遅延を最下位セル ピ ン間の見積 も り 配線距離に基づいて算出する か、 実際に配線 さ れたネ ッ ト を使用 し て算 出す る か、 ま たは タ イ ミ ン グ解析か ら 除外す る かを指定 し ます。 デフ ォ ル ト では、 合成済みデザ イ ンの解析では [estimated] に、 イ ンプ リ メ ン ト 済みデザ イ ンの解析では [actual] に設定 さ れます。 • [estimated]: 未配置のセルの場合、 ネ ッ ト 遅延値は ド ラ イ バー と ロー ド の特性お よびフ ァ ン ア ウ ト に基づ く 最適 な配置におけ る 遅延値にな り ます。 未配線の最下位セル ピ ン間のネ ッ ト は、 タ イ ミ ン グ パス レ ポー ト では 「unplaced」 と 示 さ れます。 配置済みセルの場合、 ネ ッ ト 遅延は ド ラ イ バー と ロ ー ド 間の距離お よ びフ ァ ン ア ウ ト に よ り 決ま り ます。 こ の

X-Ref Target - Figure 2-3

デザイ ン解析および ク ロージ ャ テ ク ニ ッ ク 28 UG906 (v2016.3) 2016 年 10 月 5 日 japan.xilinx.com • [actual]: 配線済みネ ッ ト の場合、 ネ ッ ト 遅延は配線 さ れた イ ン ターコ ネ ク ト の実際のハー ド ウ ェ ア遅延にな り ま す。 こ のネ ッ ト は、 タ イ ミ ン グ パス レ ポー ト では 「routed」 と 示 さ れます。 • [none]: タ イ ミ ン グ レ ポー ト で イ ン ターコ ネ ク ト 遅延は考慮 さ れず、 ネ ッ ト 遅延は 0 にな り ます。 同等 Tcl コ マン ド : set_delay_model

[Speed grade]

デバ イ ス の ス ピー ド グ レー ド を設定 し ます。 デフ ォル ト では、 プ ロ ジ ェ ク ト を作成する際やデザ イ ン チ ェ ッ ク ポ イ ン ト を開 く 際に選択 し たデバ イ ス に基づいて設定 さ れます。 こ のオプシ ョ ン を使用す る と 、 イ ンプ リ メ ン テーシ ョ ン フ ローをすべて再実行 し な く て も 、 別の ス ピー ド グ レー ド で同 じデザ イ ン データベース の タ イ ミ ン グ を レ ポー ト で き ます。 同等 Tcl コ マン ド : set_speed_grade

[Multi-Corner Configuration]

指定 し た タ イ ミ ン グ コーナーを解析する パス遅延の タ イ プを指定 し ます。 有効な値は [none]、 [max]、 [min]、 および

[min_max] です。 [none] に設定する と 、 その コーナーの タ イ ミ ン グ解析は実行 さ れません。

推奨: 両方のコーナーでセ ッ ト ア ッ プ (最大) およびホール ド (最小) 解析の両方を実行し て く だ さ い。

同等 Tcl コ マン ド : config_timing_corners

[Disable flight delays]

I/O 遅延の算出にパ ッ ケージ遅延を追加し ません。 同等 Tcl コ マン ド : config_timing_analysis

タ イ ミ ン グ サマ リ レポー ト の詳細

タ イ ミ ン グ サマ リ レ ポー ト には、 次のセ ク シ ョ ンが含まれます。 • 「[General Information] セ ク シ ョ ン」 • 「[Timer Settings] セ ク シ ョ ン」

• 「[Design Timing Summary] セ ク シ ョ ン」

• 「[Clock Summary] セ ク シ ョ ン」 • 「[Check Timing] セ ク シ ョ ン」 • 「[Intra-Clock Paths] セ ク シ ョ ン」 • 「[Inter-Clock Paths] セ ク シ ョ ン」 • 「[Path Groups] セ ク シ ョ ン」 • 「[User-Ignored Paths] セ ク シ ョ ン」 • 「[Unconstrained Paths] セ ク シ ョ ン」

タ イ ミ ン グ サマ リ レ ポー ト には、 Vivado IDE で生成可能な複数のレ ポー ト ([Report Clock Interaction]、 [Report Pulse Width]、 [Report Timing]、 [Check Timing]) の情報、 および report_clocks な どの Tcl のみで生成可能な レ ポー ト と

同様の情報が含まれますが、 制約の適用 さ れていないパス (Unconstrained Paths) な ど、 こ の レ ポー ト に し か含まれな い情報 も あ り ます。

[General Information] セ ク シ ョ ン

タ イ ミ ン グ サマ リ レ ポー ト の [General Information] セ ク シ ョ ンには、 次の情報が含まれます。 • デザ イ ン名 • 選択 さ れたデバ イ ス、 パ ッ ケージ、 ス ピー ド グ レー ド (ス ピー ド フ ァ イ ル バージ ョ ン)

• Vivado Design Suite のバージ ョ ン

• 日付

• レ ポー ト を生成す る ために実行 さ れた同等の Tcl コ マン ド

[Timer Settings] セ ク シ ョ ン

レ ポー ト の タ イ ミ ン グ情報を生成す る のに使用 さ れた Vivado IDE タ イ ミ ン グ解析エン ジ ン設定の詳細を示 し ます。

図2-4 に、 [Timer Settings] セ ク シ ョ ンのデフ ォル ト オプシ ョ ン を示 し ます。

• [Enable Multi Corner Analysis]: マルチ コーナー解析が イ ネーブルかど う かを示 し ます。 各コーナーの解析で どの

解析が実行 さ れたかは、[Multi-Corner Configuration] に示 さ れます。

• [Enable Pessimism Removal] および [Pessimism Removal Resolution]: 各パス の ソ ース ク ロ ッ ク およびデス テ ィ ネー

シ ョ ン ク ロ ッ ク で、 共通 ノ ー ド での ス キ ューが削除 さ れてい る かど う かを示 し ます。

注記: こ れ ら の設定は、 常に イ ネーブルにする必要があ り ます。

• [Enable Input Delay Default Clock]: ユーザー制約のない入力ポー ト にデフ ォ ル ト の ヌル入力遅延制約を作成 し てい

る か ど う か を示 し ます。 こ のオプシ ョ ンは、 デフ ォ ル ト ではオ フ にな っ てい ます。

• [Enable Preset / Clear Arcs]: 非同期ピ ン を介 し た タ イ ミ ン グ パス の伝搬が イ ネーブルかど う かを示し ます。 リ カ

バ リ/ リ ムーバル チ ェ ッ ク には影響 し ません。 デフ ォル ト ではオフにな っ てい ます。

• [Disable Flight Delays]: I/O 遅延の算出でパ ッ ケージ遅延がデ ィ ス エーブルかど う かを示 し ます。

[Timer Settings] セ ク シ ョ ンのデフ ォル ト 設定 と その変更方法は、 『Vivado Design Suite Tcl コ マン ド リ フ ァ レ ン ス ガ イ

ド 』 (UG835) [参照 3] の 「config_timing_analysis」 を参照 し て く だ さ い。

X-Ref Target - Figure 2-4

デザイ ン解析および ク ロージ ャ テ ク ニ ッ ク 30

UG906 (v2016.3) 2016 年 10 月 5 日 japan.xilinx.com

[Design Timing Summary] セ ク シ ョ ン

タ イ ミ ン グ サマ リ レ ポー ト の [Design Timing Summary] セ ク シ ョ ン (図2-5) は、 デザ イ ンの タ イ ミ ン グのサマ リ を示

し ます。 ほかのセ ク シ ョ ンの結果が統合 さ れてい ます。

推奨_{: [Design Timing Summary] セ ク シ ョ ンで、 配線後にすべての タ イ ミ ン グ制約が満た さ れたか、 デザ イ ンの現在の}

ス テー タ ス を確認 し ます。

[Design Timing Summary] セ ク シ ョ ンには、 次のセ ク シ ョ ンがあ り ます。 • 「[Setup] (最大遅延解析)」

• 「[Hold] (最小遅延解析)」

• 「[Pulse Width] (ピ ン ス イ ッ チ制限)」

[Setup] (最大遅延解析)

最大遅延解析 (セ ッ ト ア ッ プ、 リ カバ リ 、 およびデータ チ ェ ッ ク ) の結果を示し ます。

• [Worst Negative Slack (WNS)]: 最大遅延解析におけ るすべての タ イ ミ ン グ パス の ワース ト ス ラ ッ ク を示 し ます。

こ の値は、 正の場合 と 負の場合があ り ます。

• [Total Negative Slack (TNS)]: 各タ イ ミ ン グ パス の終点におけ る ワース ト 違反を考慮 し た場合の、 WNS 違反の合

計を示 し ます。 こ の値は、 次の よ う にな り ます。

° 最大遅延解析ですべての タ イ ミ ン グ制約が満た さ れてい る 場合は 0 ns にな り ます。

° 違反があ る 場合は負の値にな り ます。

• [Number of Failing Endpoints]: 違反が発生 し てい る (WNS < 0 ns) 終点の総数を示し ます。

• [Total Number of Endpoints]: 解析 さ れた終点の総数を示し ます。

[Hold] (最小遅延解析)

最小遅延解析 (ホール ド 、 リ ムーバル、 およびデータ チ ェ ッ ク ) の結果を示し ます。

• [Worst Hold Slack (WHS)]: 最小遅延解析におけ るすべての タ イ ミ ン グ パス の ワース ト ス ラ ッ ク を示し ます。 こ の

値は、 正の場合 と 負の場合があ り ます。

• [Total Hold Slack (THS)]: 各 タ イ ミ ン グ パス の終点におけ る ワース ト 違反を考慮 し た場合の、 WHS 違反の合計を

示 し ます。 こ の値は、 次の よ う にな り ます。

° 最小遅延解析ですべての タ イ ミ ン グ制約が満た さ れてい る 場合は 0 ns にな り ます。

° 違反があ る 場合は負の値にな り ます。

• [Number of Failing Endpoints]: 違反が発生 し てい る (WHS < 0 ns) 終点の総数を示し ます。

• [Total Number of Endpoints]: 解析 さ れた終点の総数を示し ます。

X-Ref Target - Figure 2-5

[Pulse Width] (ピ ン ス イ ッ チ制限)

ピ ンの ス イ ッ チ制限に関す る 次のチ ェ ッ ク の結果を示 し ます。 • 最小 Low パルス幅 • 最小 High パルス幅 • 最小周期 • 最大周期 • 最大ス キ ュ ー (PCIE や GT (UltraScale™ デバ イ ス のみ) な どの同 じ最下位セルの 2 つの ク ロ ッ ク ピ ン間) 次の値が レ ポー ト さ れます。

• [Worst Pulse Width Slack (WPWS)]: 最小遅延および最大遅延を使用 し た上記のすべてのチ ェ ッ ク におけ る ワース

ト パルス幅ス ラ ッ ク を示 し ます。

• [Total Pulse Width Slack (TPWS)]: 各タ イ ミ ン グ パス の終点におけ る ワース ト 違反を考慮し た場合の、 WPWS 違反

の合計を示 し ます。 こ の値は、 次の よ う にな り ます。

° すべての タ イ ミ ン グ制約が満た さ れてい る 場合は 0 ns にな り ます。

° 違反があ る 場合は負の値にな り ます。

• [Number of Failing Endpoints]: 違反が発生 し てい る (WPWS< 0 ns) ピ ンの総数を示 し ます。

• [Total Number of Endpoints]: 解析 さ れた終点の総数を示し ます。

[Clock Summary] セ ク シ ョ ン

report_clocks コ マン ド を実行 し た場合 と 同様の情報が含まれます。 • create_clock コ マン ド 、 create_generated_clock コ マン ド 、 ま たはツールで自動的に生成 さ れた ク ロ ッ ク すべてが表示 さ れます。 • 名前、 周期、 波形、 周波数要件な ど の各 ク ロ ッ ク のプ ロ パテ ィ も 示 さ れます。 ヒ ン ト: 名前の イ ンデン ト は、 マス ター ク ロ ッ ク と 生成ク ロ ッ ク の関係を表し ます。

X-Ref Target - Figure 2-6

デザイ ン解析および ク ロージ ャ テ ク ニ ッ ク 32

UG906 (v2016.3) 2016 年 10 月 5 日 japan.xilinx.com

[Check Timing] セ ク シ ョ ン

不足 し てい る タ イ ミ ン グ制約や、 制約に問題のあ る パ ス に関す る 情報を示 し ます。 タ イ ミ ン グ サ イ ンオ フには、 す

べてのパ ス の終点に制約が設定 さ れてい る 必要があ り ます。

制約定義の詳細は、 『Vivado Design Suite ユーザー ガ イ ド : 制約の使用』 (UG903) [参照 6] を参照 し て く だ さ い。

[Check Timing] セ ク シ ョ ン を ス タ ン ド ア ロ ンの レ ポー ト と し て生成する には、 次のいずれかを実行 し ます。

• [Tools] → [Timing] → [Check Timing] を ク リ ッ ク し ます。

• Tcl の check_timing コ マン ド を実行 し ます。 デフ ォ ル ト で実行 さ れ る チ ェ ッ ク は、 次の と お り です (図2-7)。 • no_input_delay: 入力遅延制約が設定 さ れていない ク ロ ッ ク 以外の入力ポー ト 数を示 し ます。 • no_output_delay: 出力遅延制約が設定 さ れていない ク ロ ッ ク 以外の出力ポー ト 数を示し ます。 • unconstrained_internal_endpoints: 出力ポー ト を除 く 、 タ イ ミ ン グ要件のないパス の終点数を示し ま す。 こ れは、 no_clock チ ェ ッ ク で も レ ポー ト さ れる不足 し てい る ク ロ ッ ク 定義に も 直接関係 し ています。 • no_clock: 定義 さ れた タ イ ミ ン グ ク ロ ッ ク が供給 さ れていない ク ロ ッ ク ピ ンの数を示し ます。 定数 ク ロ ッ ク ピ ン も レ ポー ト さ れます。 • multiple_clock: 複数の タ イ ミ ン グ ク ロ ッ ク が到達する ク ロ ッ ク ピ ンの数を示し ます。 こ の状況は、 ク ロ ッ ク ツ リ ーに ク ロ ッ ク マルチプ レ ク サーがあ る場合に発生する こ と があ り ます。 同 じ ク ロ ッ ク ツ リ ーを共有する ク ロ ッ ク は、 デフ ォ ル ト では タ イ ミ ン グ関係があ る も の と し て タ イ ミ ン グ解析が実行 さ れますが、 こ れは現実 的な タ イ ミ ン グ状況を表 し てい ません。 ク ロ ッ ク ツ リ ーに一度に存在 さ せる こ と がで き る ク ロ ッ ク は、 1 つの みです。 ク ロ ッ ク ツ リ ーにマルチプレ ク サーが存在するべき でない場合は、 複数の ク ロ ッ ク がどの よ う に特定の ク ロ ッ ク ピ ンに到達し てい る か、 それはなぜかを理解する ため、 ク ロ ッ ク ツ リ ーを調べて く だ さ い。 • generated_clocks: 同 じ ク ロ ッ ク ツ リ ーにないマ ス ター ク ロ ッ ク ソ ース を基準 と する生成 ク ロ ッ ク の数を示 し ます。 こ の状況は、 マ ス タ ー ク ロ ッ ク の起点 と 生成 ク ロ ッ ク の起点の間の論理パス で タ イ ミ ン グ アー ク が デ ィ ス エーブルにな っ てい る 場合に発生す る こ と があ り ます。 こ のチ ェ ッ ク は、 -edges オプシ ョ ンで指定 さ れてい る 場合、 生成 ク ロ ッ ク の個々のエ ッ ジに も 適用 さ れます。 論理パ ス のユネ イ ト 性 (反転/非反転) は、 マ ス タ ー ク ロ ッ ク と 生成 ク ロ ッ ク 間のエ ッ ジ関係に一致 し てい る必要があ り ます。

X-Ref Target - Figure 2-7

• loops: デザ イ ンで検出 さ れた組み合わせループの数を示 し ます。 ループは、 タ イ ミ ン グ を レ ポー ト する ため Vivado IDE タ イ ミ ン グ エン ジ ンに よ り 自動的に分解 さ れます。 • partial_input_delay: 最小入力遅延制約ま たは最大入力遅延制約のど ち ら か し か設定 さ れていない、 ク ロ ッ ク 以外の入力ポー ト の数を示 し ます。 こ れ ら のポー ト は、 セ ッ ト ア ッ プ解析 と ホール ド 解析の両方にはレ ポー ト さ れません。 • partial_output_delay: 最小出力遅延制約ま たは最大出力遅延制約のど ち ら か し か設定 さ れていない、 ク ロ ッ ク 以外の出力ポー ト の数を示 し ます。 こ れ ら のポー ト は、 セ ッ ト ア ッ プ解析 と ホール ド 解析の両方にはレ ポー ト さ れません。 • latch_loops: デザ イ ンに ラ ッ チを通過する ループがあ る かど う かをチ ェ ッ ク し ます。 こ れ ら のループは組み 合わせループ と し てはレ ポー ト さ れず、 同 じ パ ス上の借 り る こ と ので き る ラ ッ チ時間の算出に影響 し ます。

[Intra-Clock Paths] セ ク シ ョ ン

ソ ース ク ロ ッ ク と デス テ ィ ネーシ ョ ン ク ロ ッ ク が同 じ パス の タ イ ミ ン グ値 (ワース ト ス ラ ッ ク および合計違反) を示 し ます。 詳細情報を表示す る には、 左側のペ イ ンで [Intra-Clock Paths] の下の名前を ク リ ッ ク し ます。 各 ク ロ ッ ク の ス ラ ッ ク

お よ び違反のサマ リ 、 お よ び [Setup]、 [Hold]、 [Pulse Width] を ク リ ッ ク し てセ ッ ト ア ッ プ、 ホール ド 、 パルス幅

チ ェ ッ ク の N 個の ワース ト パス に関する詳細を表示で き ます。 N の値は、 コ マン ド ラ イ ンで -max_paths オプ

シ ョ ン を使用す る か、GUI の [Maximum number of paths per clock or path group] で指定 し ます。

ワース ト ス ラ ッ ク 値およびレ ポー ト さ れたパス の数は、 各解析タ イ プの右に表示 さ れます (次の図を参照)。

X-Ref Target - Figure 2-8

デザイ ン解析および ク ロージ ャ テ ク ニ ッ ク 34 UG906 (v2016.3) 2016 年 10 月 5 日 japan.xilinx.com

[Inter-Clock Paths] セ ク シ ョ ン

ソ ース ク ロ ッ ク と デス テ ィ ネーシ ョ ン ク ロ ッ ク が異な る パス の タ イ ミ ン グ値 (ワース ト ス ラ ッ ク および合計違反) を 示 し ます。 詳細情報を表示す る には、 左側のペ イ ンで [Inter-Clock Paths] の下の名前を ク リ ッ ク し ます。 各 ク ロ ッ ク の ス ラ ッ ク

お よ び違反のサマ リ 、 お よ び [Setup]、 [Hold]、 [Pulse Width] を ク リ ッ ク し てセ ッ ト ア ッ プ、 ホール ド 、 パルス幅

チ ェ ッ ク の N 個の ワース ト パス に関する詳細を表示で き ます。 N の値は、 コ マン ド ラ イ ンで -max_paths オプ

シ ョ ン を使用す る か、GUI の [Maximum number of paths per clock or path group] で指定 し ます。

X-Ref Target - Figure 2-9

図 2-9: タ イ ミ ング サマ リ レポー ト : [Intra-Clock Paths] セ ク シ ョ ンの詳細

X-Ref Target - Figure 2-10

[Path Groups] セ ク シ ョ ン

デフ ォ ル ト のパ ス グループおよびユーザー定義のパス グループを表示 し ます。 次の図に、 [Path Groups] セ ク シ ョ ン

のサマ リ 表の例を示 し ます。 こ の表を表示す る には、 左側のペ イ ンで [Path Groups] を ク リ ッ ク し ます。

ヒ ン ト: **async_default** は、 Vivado IDE タ イ ミ ン グ エンジンで自動的に作成されたパス グループで、 リ カバ

リ/ リ ムーバルの よ う な非同期タ イ ミ ン グ チ ェ ッ ク で終了するすべてのパス が含まれます。 こ れ ら のチ ェ ッ ク は、

[Setup] (最大遅延解析) および [Hold] (最小遅延解析) に個別に レ ポー ト さ れます。 group_path コ マン ド で作成 し た

グループ も すべて こ のセ ク シ ョ ンに表示 さ れます。 ソ ース ク ロ ッ ク およびデス テ ィ ネーシ ョ ン ク ロ ッ ク のどの組み

合わせで も パ ス グループを構成で き ます。

[User-Ignored Paths] セ ク シ ョ ン

set_clock_groups および set_false_path 制約に よ り 、 タ イ ミ ン グ解析で無視 さ れたパス を表示 し ます。 レ ポー ト さ れ る ス ラ ッ ク は無限大です。

X-Ref Target - Figure 2-11

図 2-11: タ イ ミ ング サマ リ レポー ト : [Path Groups] セ ク シ ョ ン

X-Ref Target - Figure 2-12

デザイ ン解析および ク ロージ ャ テ ク ニ ッ ク 36 UG906 (v2016.3) 2016 年 10 月 5 日 japan.xilinx.com

[Unconstrained Paths] セ ク シ ョ ン

タ イ ミ ン グ制約がないために、 タ イ ミ ン グ解析が実行 さ れない論理パ ス を示 し ます。 こ れ ら のパ ス は、 ソ ースお よ びデス テ ィ ネーシ ョ ン ク ロ ッ ク ペア ご と に分類 さ れます。 パス の始点ま たは終点に関連付け ら れてい る ク ロ ッ ク が ない場合、 ク ロ ッ ク 名情報は空 (NONE) にな り ます。

タ イ ミ ング パスの詳細の確認

ほ と ん ど のセ ク シ ョ ンは、 展開 し て ク ロ ッ ク ペア ご と のパス の情報を表示で き ます。 [Setup]、 [Hold]、 [Pulse Width]

サブセ ク シ ョ ンには、N 個の ワース ト パス が表示 さ れます。 こ れ ら のパス のいずれかを選択する と 、 その詳細が

[Path Properties] ウ ィ ン ド ウ の [Report] ビ ューに表示 さ れます。

パ ス を ダブル ク リ ッ ク す る と 、 同 じ 詳細情報が新 し い ウ ィ ン ド ウ に表示 さ れます。 タ イ ミ ン グ パス の詳細は、第5 章 「タ イ ミ ン グ解析の実行」 を参照 し て く だ さ い。 各パ ス を さ ら に解析す る には、 次の手順に従い ます。 1. 右側のペ イ ンでパ ス を右 ク リ ッ ク し ます。 2. ポ ッ プア ッ プ メ ニ ューか ら 次のいずれかを ク リ ッ ク し ます。 ° [Schematic]: パス の回路図を表示 し ます。

° [Report Timing on Source to Destination]: パス の タ イ ミ ン グ解析を再実行 し ます。

° [Highlight]: [Device] および [Schematic] ウ ィ ン ド ウ でパス をハ イ ラ イ ト し ます。

X-Ref Target - Figure 2-13

違反のあ るパスのみを表示

タ イ ミ ン グが満た さ れていないパ ス の ス ラ ッ ク 値は、 レ ポー ト で赤で表示 さ れます。 ツールバーの [Show only failing

paths] ボ タ ン を ク リ ッ ク し てオンにする と 、 こ れ ら の違反のみを表示で き ます。

次の図に、 タ イ ミ ン グ違反のあ る パ ス のみを表示 し た タ イ ミ ン グ サマ リ レ ポー ト の例を示 し ます。

X-Ref Target - Figure 2-14

デザイ ン解析および ク ロージ ャ テ ク ニ ッ ク 38

UG906 (v2016.3) 2016 年 10 月 5 日 japan.xilinx.com

ク ロ ッ ク ネ ッ ト ワー ク レポー ト

[Report Clock Network] コ マン ド は、 次の方法で実行で き ます。

• Vivado IDE の Flow Navigator か ら

• 次の Tcl コ マン ド を実行

report_clock_networks -name {network_1}

[Report Clock Networks] を実行する と 、 デザ イ ンの ク ロ ッ ク がツ リ ー形式で表示 さ れます (図2-15)。 各 ク ロ ッ ク ツ

リ ーには ソ ース か ら 終点ま での ク ロ ッ ク ネ ッ ト ワー ク が示 さ れ、 終点の タ イ プ別に並べ ら れます。

X-Ref Target - Figure 2-15

ク ロ ッ ク ツ リ ーには、 次の特徴があ り ます。 • ユーザー定義ま たはツールで自動的に生成 さ れた ク ロ ッ ク を表示 • I/O ポー ト か ら ロー ド ま での ク ロ ッ ク を レ ポー ト 注記: 完全な ツ リ ーの詳細は GUI のレ ポー ト でのみ表示 さ れます。 こ のレ ポー ト のテキ ス ト 版には、 ク ロ ッ ク ルー ト の名前のみが表示 さ れます。 • BUFG を駆動する BUFG の検索に使用可能 • ク ロ ッ ク でない ロ ー ド を駆動す る ク ロ ッ ク を表示 デザ イ ンで定義 さ れてい る 各プ ラ イ マ リ ク ロ ッ ク および生成 ク ロ ッ ク を含むフ ォルダーが表示 さ れます。 制約が適 用 さ れていない ク ロ ッ ク ルー ト は、 別のフ ォルダーに表示 さ れます。

ツールバーの [Filter Ports]、 [Filter Net]、 [Filter Cell]、 [Filter Input Pins]、 [Filter Output Pins] ボ タ ン を使用 し て、 ク ロ ッ

ク ツ リ ーに表示 さ れる情報を限定で き ます。 ク ロ ッ ク パス の回路図を表示する には、 次の手順に従い ます。 1. ツ リ ーでオブジ ェ ク ト を右 ク リ ッ ク し ます。 2. [Trace to Source] を ク リ ッ ク し ます。

ク ロ ッ ク 関連性レ ポー ト

ク ロ ッ ク 関連性レ ポー ト を表示す る には、 次のいずれかを ク リ ッ ク し ます。

• メ イ ン メ ニ ューか ら [Tools] → [Timing] → [Report Clock Interaction]

• Flow Navigator の [Synthesis] → [Synthesized Design] → [Report Clock Interaction]

• Flow Navigator の [Implementation] → [Implemented Design] → [Report Clock Interaction]

同等 Tcl コ マン ド : report_clock_interaction -name clocks_1

[Report Clock Interaction] ダ イ ア ロ グ ボ ッ ク ス

[Report Clock Interaction] ダ イ ア ロ グ ボ ッ ク ス には、 次のフ ィ ール ド 、 チ ェ ッ ク ボ ッ ク ス、 およびタ ブがあ り ます。 • 「[Results name] フ ィ ール ド 」

• 「[Command] フ ィ ール ド 」

• 「[Open in a new tab] チ ェ ッ ク ボ ッ ク ス」

• 「[Options] タ ブ」

• 「[Timer Settings] タ ブ」

[Results name] フ ィ ール ド

グ ラ フ ィ カル レ ポー ト の名前を指定 し ます。

デザイ ン解析および ク ロージ ャ テ ク ニ ッ ク 40

UG906 (v2016.3) 2016 年 10 月 5 日 japan.xilinx.com

[Command] フ ィ ール ド

[Report Clock Interaction] ダ イ ア ロ グ ボ ッ ク スで指定さ れてい る オプシ ョ ン と 同等の Tcl コ マン ド ラ イ ン を表示し ます。

[Open in a new tab] チ ェ ッ ク ボ ッ ク ス

結果を新 し いビ ュ ーに表示す る か、 最後に開いた ビ ュ ーを上書 き す る かを指定 し ます。

[Options] タ ブ

[Report Clock Interaction] ダ イ ア ロ グ ボ ッ ク ス の [Options] タ ブには、 次のフ ィ ール ド があ り ます。 • 「[Delay type]」 • 「[Significant digits]」 • 「[File Output] セ ク シ ョ ン」

[Delay type]

実行す る 解析の タ イ プ を設定 し ます。 • 合成済みデザ イ ンの場合、 デフ ォ ル ト では最大遅延解析 (セ ッ ト ア ッ プ/ リ カバ リ ) のみが実行 さ れます。 • イ ンプ リ メ ン ト 済みデザ イ ンの場合、 デフ ォ ル ト では最小/最大遅延解析 (セ ッ ト ア ッ プ/ホール ド 、 リ カバ リ / リ ムーバル) の両方が実行 さ れます。 最小遅延解析 (ホール ド および リ ムーバル) のみを実行する場合は、 [min] を選択 し ます。 同等 Tcl オプシ ョ ン: -delay_type

X-Ref Target - Figure 2-16

[Significant digits]

レ ポー ト さ れ る 値の有効桁数を指定 し ます。 デフ ォ ル ト 値は 3 です。

同等 Tcl オプシ ョ ン: -significant_digits

[File Output] セ ク シ ョ ン

[File Output] セ ク シ ョ ンには、 次のオプシ ョ ンがあ り ます。

• [Write results to file]: 結果を指定 し た フ ァ イ ルに記述 し ます。 Vivado IDE では、 レ ポー ト は [Clock Interaction]

ウ ィ ン ド ウ に表示 さ れます。 同等 Tcl オプシ ョ ン: -file • [Overwrite]/[Append]: レ ポー ト を フ ァ イ ルに記述する場合に、 指定のフ ァ イ ルを上書きする か、 新 し い情報を既 存の レ ポー ト の最後に追加す る かを指定 し ます。 同等 Tcl オプシ ョ ン: -append

[Timer Settings] タ ブ

こ の タ ブの詳細は、27 ページの 「[Timer Settings] タ ブ」 を参照 し て く だ さ い。

ク ロ ッ ク関連性レポー ト の詳細

ク ロ ッ ク 関連性レ ポー ト は、 あ る ク ロ ッ ク ド メ イ ン ( ソ ース ク ロ ッ ク ) か ら 別の ク ロ ッ ク ド メ イ ン (デス テ ィ ネー シ ョ ン ク ロ ッ ク ) への タ イ ミ ン グ パス を解析し ます。 データ損失や メ タ ス テーブル状態な どの問題を特定する のに 役立ち ます。

[Report Clock Interaction] コ マン ド を実行する と 、 結果が [Clock Interaction] ウ ィ ン ド ウ に表示 さ れます。 ク ロ ッ ク 関連 性レ ポー ト には、 次の図に示す よ う に、 信号の ソ ース ク ロ ッ ク ド メ イ ン を縦軸、 デス テ ィ ネーシ ョ ン ク ロ ッ ク ド

デザイ ン解析および ク ロージ ャ テ ク ニ ッ ク 42

UG906 (v2016.3) 2016 年 10 月 5 日 japan.xilinx.com

マ ト リ ッ ク ス セルの色分け

マ ト リ ッ ク ス のセルは、 色分け表示 さ れます。 セルの色は、[Tools] → [Options] を ク リ ッ ク し て表示 さ れる [Vivado

Options] ダ イ ア ロ グ ボ ッ ク ス の [Colors] ページの [Graphical Editors] の下で指定 さ れてい る背景色に よ っ て異な り ま

す。 詳細は、 『Vivado Design Suite ユーザー ガ イ ド : Vivado IDE の使用』 (UG893) [参照 1] のこ のセ ク シ ョ ンを参照 し て

く だ さ い。 色の凡例を非表示にす る には、[Clock Interaction] ウ ィ ン ド ウ のツールバーで [Show/Hide Legend] (?) を ク

リ ッ ク し ます。 • [No Path] (黒): ソ ース ク ロ ッ ク か ら デス テ ィ ネーシ ョ ン ク ロ ッ ク に ま たが る タ イ ミ ン グ パス が存在し ない こ と を示 し ます。 ク ロ ッ ク に関連性はな く 、 何 も レ ポー ト さ れません。 • [Timed] (緑): ソ ース ク ロ ッ ク と デス テ ィ ネーシ ョ ン ク ロ ッ ク に同期関係があ り 、 タ イ ミ ン グ解析が安全に実行 さ れ る こ と を示 し ます。2 つの ク ロ ッ ク のプ ラ イ マ リ ク ロ ッ ク が共通 し てお り 、 ク ロ ッ ク 周期が単純な比であ る 場合に こ の ス テー ト にな り ます。

• [User Ignored Paths] (紺色): ソ ース ク ロ ッ ク か ら デス テ ィ ネーシ ョ ン ク ロ ッ ク に ま たが る パスすべてに、 ユー

ザー定義の フ ォ ルス パス ま たは ク ロ ッ ク グループ制約が適用 さ れてい る こ と を示 し ます。

• [Partial False Path] (水色): ソ ース ク ロ ッ ク か ら デス テ ィ ネーシ ョ ン ク ロ ッ ク に ま たが る パス の一部にユーザー定

義の フ ォ ルス パス が適用 さ れてお り 、 ソ ース ク ロ ッ ク と デス テ ィ ネーシ ョ ン ク ロ ッ ク に同期関係があ る こ と を 示 し ます。

X-Ref Target - Figure 2-17

• [Timed (unsafe)] (赤): ソ ース ク ロ ッ ク と デス テ ィ ネーシ ョ ン ク ロ ッ ク が非同期であ る こ と を示し ます。 プ ラ イ マ

リ ク ロ ッ ク が共通でないか、 共通周期があ り ません (周期の公倍数を見つけ る こ と がで き ない)。 非同期 ク ロ ッ

ク お よ び共通周期な し の ク ロ ッ ク の詳細は、『Vivado Design Suite ユーザー ガ イ ド : 制約の使用』 (UG903) [参照 6]

のこ のセ ク シ ョ ンを参照 し て く だ さ い。

• [Partial False Path (unsafe)] (オ レ ン ジ色): [Timed (unsafe)] と 同 じ ですが、 ソ ース ク ロ ッ ク か ら デス テ ィ ネーシ ョ ン

ク ロ ッ ク への少な く と も 1 つのパス がフ ォルス パス例外のため無視 さ れてい る こ と を示し ます。

• [Max Delay Datapath Only] (灰色): ソ ース ク ロ ッ ク か ら デス テ ィ ネーシ ョ ン ク ロ ッ ク に ま たが る パスすべてに

set_max_delay -datapath_only が適用 さ れてい る こ と を示 し ます。

重要_{: マ ト リ ッ ク スのセルの色は、 ク ロ ッ ク ド メ イ ン間の制約の状態を表し てお り 、 ク ロ ッ ク ド メ イ ン間の タ イ ミ}

ン グ パス の ワース ト ス ラ ッ ク の状態を表す も のではあ り ません。 緑色のセルは タ イ ミ ン グが満た さ れてい る こ と を

示 し てい る のではな く 、 ク ロ ッ ク ド メ イ ン間の タ イ ミ ン グ パス で適切に タ イ ミ ン グ解析が実行 さ れ、 ク ロ ッ ク 間に

既知の位相関係があ る こ と を示 し ます。

[Clock Pair Classification]

[Clock Pair Classification] 列には、 2 つの ク ロ ッ ク 間に不足し てい る共通プ ラ イ マ リ ク ロ ッ ク 、 不足 し てい る共通 ノ ー ド 、 不足 し てい る 共通周期に関す る 情報、 お よ び仮想 ク ロ ッ ク の有無が表示 さ れます。 次に、 こ の列に表示 さ れ る 可能性のあ る 値を優先順に リ ス ト し ます。 条件が検出 さ れ る と 、 レ ポー ト コ マン ド で残 り のチ ェ ッ ク は実行 さ れません。 • [Ignored]: ク ロ ッ ク ペア全体に ク ロ ッ ク グループ制約、 フ ォ ルス パス制約、 ま たは set_max_delay -datapath_only が設定 さ れてお り 、 解析が実行 さ れない こ と を示 し ます。 • [Virtual Clock]: 少な く と も 1 つの ク ロ ッ ク が仮想 ク ロ ッ ク であ り 、 共通プ ラ イ マ リ ク ロ ッ ク ま たは共通 ノ ー ド の チ ェ ッ ク は適用 さ れない こ と を示 し ます。

• [No Common Clock]: 2 つの ク ロ ッ ク に共通プ ラ イ マ リ ク ロ ッ ク がない こ と を示し ます。

• [No Common Period]: 2 つの ク ロ ッ ク に共通周期がない (周期の公倍数を見つけ る こ と がで き ない) こ と を示し ます。

• [Partial Common Node]: 2 つの ク ロ ッ ク は同期し てい る よ う に見え る が、 ク ロ ッ ク 乗せ換えパス の一部に共通

ノ ー ド がな く 、 タ イ ミ ン グ解析を安全に実行で き ない こ と を示 し ます。

• [No Common Node]: 2 つの ク ロ ッ ク は同期し てい る よ う に見え る が、 ク ロ ッ ク 乗せ換えパス に共通 ノ ー ド がない

こ と を示 し ます。

• [Clean]: 上記のどの条件に も 該当し ない こ と を示し ます。

表示 さ れる ク ロ ッ クの選択

[Clock Interaction] ウ ィ ン ド ウ に表示 さ れる ク ロ ッ ク を選択する には、 次の手順に従い ます。

1. ツールバーの [Clock Interaction Options] を ク リ ッ ク し ます。

2. 表示す る ク ロ ッ ク を オンに し ます。

こ れに よ り 、 表示 さ れ る ク ロ ッ ク 数は減 り ますが、 マ ト リ ッ ク ス の下の表に レ ポー ト さ れ る ク ロ ッ ク 関連性の数は

減 り ません。 ま た、 ツールバーの [Hide unused clocks] ボ タ ン を ク リ ッ ク する と 、 論理パス で タ イ ミ ン グ解析が実行

さ れない ク ロ ッ ク の表示/非表示を切 り 替え る こ と がで き ます。 こ れ ら の ク ロ ッ ク は WNS/TNS/WHS/THS の算出には

デザイ ン解析および ク ロージ ャ テ ク ニ ッ ク 44 UG906 (v2016.3) 2016 年 10 月 5 日 japan.xilinx.com

ク ロ ッ ク ペアのス ラ ッ ク を示す表

マ ト リ ッ ク ス の下の表には、 ソ ース/デス テ ィ ネーシ ョ ン ク ロ ッ ク ペアに対する セ ッ ト ア ッ プ/ リ カバ リ ま たはホー ル ド/ リ ムーバルの タ イ ミ ン グ ス ラ ッ ク の概要が示 さ れます。 ワース ト パス のパス要件、 共通プ ラ イ マ リ ク ロ ッ ク 、 お よ び制約の状態に関す る 有益な情報 も 表示 さ れます。図2-17 を参照 し て く だ さ い。 こ の表には、 マ ト リ ッ ク ス に は示 さ れない詳細な情報が表示 さ れます。

デー タ の並べ替え

表のデー タ は、 列ヘ ッ ダーを 1 回 ク リ ッ ク する と 昇順に、 も う 1 回 ク リ ッ ク する と 降順に並べ替え ら れます。

セルおよび行の選択

マ ト リ ッ ク ス でセルを選択す る と 、 下の表で対応す る 行が選択 さ れます。 表で行を選択す る と 、 上のマ ト リ ッ ク ス で対応す る セルがハ イ ラ イ ト さ れます。

表の列

表には、 次の列があ り ます。 • [ID]: 表示 さ れてい る ソ ース/デス テ ィ ネーシ ョ ン ク ロ ッ ク ペアの識別番号を示 し ます。 • [Source Clock]: パス が開始する ク ロ ッ ク ド メ イ ン を示 し ます。 • [Destination Clock]: パス が終了する ク ロ ッ ク ド メ イ ン を示し ます。 • [Edges (WNS)]: 最大遅延解析 (セ ッ ト ア ッ プ/ リ カバ リ ) の ワース ト ネガテ ィ ブ ス ラ ッ ク の算出に使用 さ れた ク ロ ッ ク エ ッ ジ を示 し ます。

• [WNS (Worst Negative Slack)]: ク ロ ッ ク ド メ イ ン間の さ ま ざ ま なパス の ワース ト ケース の ス ラ ッ ク を示 し ます。

負の ス ラ ッ ク 値は、 パ ス でセ ッ ト ア ッ プ ま たは リ カバ リ タ イ ム違反が発生 し てい る こ と を示 し ます。

X-Ref Target - Figure 2-18