POWER プロセッサについて
高性能パワー マネジメント製品 analog.com/jp/power
... 必要になっています。現代の電源ソリューションでは、通常、スタンドアロン型のスイッチング・レギュレータやLDOを使用しますが、基板面積がますます縮小されるなか、これまで以上に効率的なパワー・ マネジメント・システムを設計することが困難になっています。しかし、複数のスイッチング・レギュレータとLDOを1つのパッケージに組み込めば、高性能のアナログおよび FPGA／プロセッサの電源用に、 ...
40
AM571x Sitaraプロセッサシリコン・リビジョン2.0 datasheet (Rev. G)
... • Added table note for maximum valid input voltage on an IO pin to 5.1 , Absolute Maximum Ratings ................. 139 • Removed voltage high level limits from CSI2 ULPS state in 表 5-16 , LVCMOS CSI2 DC Electrical ...
398
ＴＩのSitaraプロセッサ上のEtherNet/IP
... AM335x ARM ® Cortex ® -A8 32-bit processor available in three speed grades. Integrated EtherNet/IP slave/master and other industrial Ethernet standards such as EtherCAT ® , PROFINET ® as well as Fieldbus standards such ...
13
富士通SPARC64 VII プロセッサ
... 1 SPARC64 シ リ ーズについて SPARC64 シ リ ーズは富士通が開発 し てい る UNIX サーバ用 SPARC プ ロ セ ッ サです。 SPARC64 V では、 メ イ ン フ レーム ク ラ ス の高信頼性技術 と GHz を超え る周波数を実現し ま し た。 こ のプ ロ セ ッ サは富士通の PRIMEPOWER サーバに使用 さ れま し た。 そ し て SPARC64 VI は、 ...
13
FPGAを用いた行列計算専用プロセッサの設計
... 計算時間短縮のためにはスーパーコンピュータをはじめとする並列コンピュータを用 いた計算の並列化が考えられるが、演算に並列化できない部分があるとどんなにプロ セッサ数を増やしても並列処理の効果は期待できない、プロセッサ間の通信が多い場 合、そこで時間がかかる等の問題があるため、計算時間短縮にはならない場合が多い。 そこで、近年、汎用並列コンピュータにかわるアーキテクチャとして、ある問題に特 ...
139
f3-power-train-simulation-mw
... 52 補足：シミュレーション統合プラットフォーム Visualization Multi-actor Scenarios Vehicle Configuration Solver Technology Data Management Simulink 本セッションでのフォーカス.. MATLAB and Simulink are registered trademar[r] ...
48
Niosエンベデッド・プロセッサ プログラマ・リファレンス・マニュアル ver.1.1 Mar01
... ます。 多様なアプリケーションを対象として、Nios CPU のコンフィギュ レーションを実行できます。 オンチップ ROM エンベデッド・システム・ ブロック (ESB) から小さなプログラムを実行する 16 bit Nios CPU コア は、効率的なシーケンスやコントローラとして機能し、ハードコードの ステート・マシンの置き換えに使用することができます。外部 FLASH プ ログラム・ストレージと大容量外部メイン・メモリを備えた ...
116
BCP BCP Solution for PV and Wind power generation
... 太陽光発電・風力発電向け BCP ソリューション BCP Solution for PV and Wind power generation 各種工事 一級建築士事務所としての確かな設計力と各種設備の納入で培った技術力を駆使して、各種工事を提供 しています。電気・通信・空調・防災の技術が総合的に求められる建設工事のほか、 LAN 工事や受変電設 ...
20
システム要件 ウイルスバスタービジネスセキュリティサービス 6.5 Windows 用クライアント CPU x86 アーキテクチャの Intel Pentium4 プロセッサまたは互換プロセッサ x64 アーキテクチャのプロセッサ (AMD64 および EM64T に対応 IA64(Itanium
... 由により、予告なく変更される場合があります。最新の情報については、本サイトをご参照ください。 • 本製品は 1 ドメインあたりの利用台数は 10,000 台、グループ数は 50 個以内を推奨しています。推奨台数・グループ数 を超えた台数を 1 ドメインで管理する場合は、管理コンソールのパフォーマンスが低下するなど影響が出る可能性がありま すので、必ず事前にトレンドマイクロの技術者にご相談ください。 ...
5
Microsoft PowerPoint - jbba要覧power1.pptx
... 海外ＧⅠレースでは、シーキングザパール（モーリス・ド・ゲス ト賞）、タイキシャトル（ジャック・ル・マロワ賞）、エルコンドルパ サー（サンクルー大賞、凱旋門賞２着）、アグネスワールド（ア ベイユ・ド・ロンシャン賞、ジュライカップ）など多数の優勝馬を 輩出しました。なかでも2001年12月に香港国際ＧⅠレース で、ステイゴールド（香港ヴァーズ）、エイシンプレストン（香港マ [r] ...
33
インテル(R) Itanium(R) 2 プロセッサ・ハードウェア・デベロッパーズ・マニュアル
... 2 プロセッサは、1GHz または 900MHz で動作する 6 つの命令を同時に処理できる 8 段のパ イプラインを持っている。これにより、ILP を活かせる大量のリソースと高いクロック周波数を組 み合わせて、各命令のレイテンシが最小限に抑えられる。実行リソースは、6 個の整数ユニット、 6 個のマルチメディア・ユニット、2 個のロード・ユニットと 2 個のストア・ユニット、3 個の分 岐ユニット、2 ...
82
「FPGAを用いたプロセッサ検証システムの製作」
... ール内部の配線などを直接外部から観測することが可能で、同等の回路を作成したときよりもエラ ー箇所の特定が容易になるという利点もある。 最近では検証や研究だけではなく実際の製品にも FPGA が利用されている。今まで LSI は少品 種大量生産が主であったが、アプリケーションの多様化とデザインの寿命が短くなったことにより、 多品種少量生産になりつつある。 LSI の設計に必要なコストはプロセスの微細化と回路規模の増加 ...
33
アプリケーションプロセッサを用いた画像ソリューションの構築
... 本稿では，アプリケーションプロセッサ「MB86S62」を用いた画像アプリケーションプ ラットフォームの事例を紹介する。 Abstract The imaging solutions using application processors is a form of providing customers with an application platform including software and ...
10
Vivado Design Suite ユーザー ガイド: エンベデッド プロセッサ ハードウェア デザイン (UG898)
... Zynq UltraScale+ MPSoc 設定の概要.. 142 UpdateMEM の使用.[r] ...
156
プロセッサ メモリ パリティ エラー（PMPE）
... または Error: primary data cache, fields: data, SysAD phy21:3 0x201880, va14:12 0x1000, addr 63E01880 SRAM に誤った パリティを（たとえば、VIP2-1-MSG エラー メッセージ）書く別のインターフ ェイス プロセッサの示す値がなければ、パリティ・エラーのための可能性が高い原因は SRAM 自体です。 この場合、RSP ...
6
ルート プロセッサ
... CPU デュアル プロセッシング CPU Symmetric Multoprocessor（SMP）は、 ルート処理を実行します。また CPU は、MSC Service Processor（SP; サービス プロセッサ）としても機能し、RP の温度、電圧、電源装置 マージン（工場試験時）および ID EEPROM を監視します。 ...
6
Nios IIプロセッサ・リファレンス・ハンドブック、セクション I. Nios IIプロセッサ Ver. 1.2
... II プロセッサは、固定された市販のマイクロコントローラとは異な り、コンフィギュレーション可能なソフトコア・プロセッサです。ここ で、 「コンフィギュレーション可能」とは、性能目標または価格目標を満 たすためにシステム単位で機能を追加または削除できることを意味しま す。 「ソフトコア」とは、CPU コアが「ソフト」デザイン形式（つまり、 シリコンに固定されない）で提供され、どのアルテラ FPGA ファミリで ...
56
NANDフラッシュ・コントローラ、ハード・プロセッサ・システム（HPS）のテクニカル・リファレンス・マニュアル（TRM）
... 表 10–6 に、MAP01 コマンドで NAND フラッシュ・コントローラによって解釈される アドレス・ビットを示します。 NAND フラッシュ・コントローラは、フラッシュ・コントローラからのデータ出力を 転送する前にデバイスからのデータ・リードを内部で訂正する、ECC オン・ザ・フ ライ訂正を内蔵しています。ECC セクタ・バッファは、ECC エンジンがエラー位置を[r] ...
36
ルート プロセッサ
... 第 6 章 ルート プロセッサ RP カード To Fabric モジュール キューイング RP カード To Fabric モジュール キューイング 図 6-3 に示すように、RP は、Cisco CRS-1 4 スロット ラインカード シャーシのミッドプレーンと通 ...
6
プロセッサ・アーキテクチャ
... ■ 2-7 ページの「例外および割り込みコントローラ」 ■ 2-9 ページの「メモリおよび I/O の構成」 ■ 2-18 ページの「JTAG デバッグ・モジュール」 Nios II アーキテクチャは、命令セット・アーキテクチャ（ISA）を記述 します。 そのため、ISA は命令を実装する機能ユニットのセットを必要 とします。 Nios II プロセッサ・コアとは、Nios II 命令セットを実装し、 ...
24