PIC プロセッサを用い
JAIST Repository: Cellプロセッサ用プログラム検証法
... Cell プロセッサ用のプログラムの正確さとパフォーマンスを有効に検証する要求は本研究 の動機になった．Cell/B.E. アーキテクチャには２つの並列化階層，つまり SPE SPEPPE のコア間階層と SPU MFC のコア内階層があり，それぞれの階層に対して違うアルゴリ ズムと最適化技術がある．その中，本研究はまずコア内の並列化階層に着目し，SPU と MFC ...
2
FPGAを用いた行列計算専用プロセッサの設計
... 計算時間短縮のためにはスーパーコンピュータをはじめとする並列コンピュータを用 いた計算の並列化が考えられるが、演算に並列化できない部分があるとどんなにプロ セッサ数を増やしても並列処理の効果は期待できない、プロセッサ間の通信が多い場 合、そこで時間がかかる等の問題があるため、計算時間短縮にはならない場合が多い。 ...
139
内容概要本論文では 割込みの目的や原理を理解するとともに ハード / ソフト協調学習システムを用いて割込みプロセッサを設計することで ハードウェアとソフトウェアの両方の観点から知識を得ることを目的とし Verilog HDL によるシングルサイクルの割込みプロセッサを設計した 設計したプロセッサは
... 1 はじめに 近年の急速な半導体製造技術により、 LSI の小型化、軽量化と高速化、そして低消費電力 化が可能となった。携帯電話、自動車、カーナビゲーションシステム、炊飯器、信号機、 エレベータ、自動販売機、デジタルカメラ、テレビ、ゲーム機、複写機などに挙げられる 組み込み機器は、いずれもハードウェアとソフトウェアから構成されている。これら組み 込み機器の普及は、これからも広がっていくことが確実視されている。そして要求される ...
39
dspic33f/pic24h ファミリリファレンスマニュアル Note: ファミリリファレンスマニュアルの本セクションは デバイスデータシートの補足を目的としています 本セクションの内容は dspic33f/pic24h ファミリの一部のデバイスには対応していません 本書の内容がお客様のご使用にな
... アプリケーションが1チャンネルのサンプリング/変換にかかる時間以内にフル状態のバッファ を高速に読み出せる場合、BUFM ビットを「0」に設定して 1 回の割り込みあたり最大 16 回の 変換を実行できます。アプリケーションは、バッファの先頭が上書きされるまでに 1 回のサン プリング / 変換時間を使用できます。プロセッサがこのサンプリング / ...
88
JAIST Repository: Cellプロセッサ用プログラム検証法
... Cell プロセッサ用のプログラムの正確さとパフォーマンスの両方を検 証できる 2 つの枠組みを提案する．これらの枠組みは，Cell の複雑なアーキテクチャと最適 化アルゴリズムを記述するために， Spin モデルチェッカとそのモデル記述言語Promela を採用する．そして，パフォーマンスを検証するために，1 つ目の枠組みは待機オートマト ...
42
「FPGAを用いたプロセッサ検証システムの製作」
... FPGA を用いることで、少量生産しかされないシステムでも低コストで実現が可能になった。 また、FPGA は IP、Intellectual Property と呼ばれる設計資産の利用が容易で、これを利用す ることで設計期間の短縮を図ることが可能である。実装後も機能の変更が可能なので、テクノロジ やトレンドの変化に従って頻繁に仕様が変更されるシステムにも FPGA ...
33
アプリケーションプロセッサを用いた画像ソリューションの構築
... このことは，40 nmプロセステクノロジー以降顧 客の負担（開発コスト，ソフトウェア開発増）に 対して新たなソリューションを提供することによる 新たなビジネスチャンスがあることを示している。 このような背景の中，アプリケーションプロセッ サを開発している各半導体メーカは，スマートフォ ンやタブレット市場をターゲットにしていること はもちろんのこと，車載やデジタル家電市場にも ...
10
システム要件 ウイルスバスタービジネスセキュリティサービス 6.5 Windows 用クライアント CPU x86 アーキテクチャの Intel Pentium4 プロセッサまたは互換プロセッサ x64 アーキテクチャのプロセッサ (AMD64 および EM64T に対応 IA64(Itanium
... ディスプレイ ハイカラー、解像度 1366×768 ピクセル以上 ※1 Internet Explorer 11 は Windows (Modern) UI 上での利用には対応していません。 ※2 特に断りのない限り、最新バージョン含め 3 世代のバージョンをサポートいたします。新バージョンがリリースされた際には、 ...
5
ハードウェア記述言語を用いた行列計算専用プロセッサの設計
... このように，代入される値の計算と代入を同時に実行すると明らかにシミュレー ション結果が一意に定まらない． VHDL では，同じ回路をどのシミュレータを使っ ても同じシミュレーション結果が得られるように，代入される値の計算と代入が別々 の時刻で行なわれる．まず，信号代入文の右辺の式をすべて計算して，代入される ...
89
JAIST Repository: 組込みプロセッサ向けキャッシュフィル制御方式
... 上記のことから，たとえば， HyperTransport のメモリインタフェースによってフィル先 情報転送が実現される場合，フィル先情報はコントロールパケットのフォーマットに間借り する形となる．このため，フィル先情報を主記憶から転送する実装を施した場合の配線数の 増加等はない．また，この特徴により，既存のハードウェアに対して行う修正が送信側と受 ...
13
富士通SPARC64 VII プロセッサ
... PC をは じ め と する制御レ ジ ス タ も 、 コ ミ ッ ト ス テー ジで一括し て更新し ます。 こ れに よ り 、 正確な割 り 込みを保証し 、 いつで も 実行中の処理のキ ャ ンセルが可能 と な っ て い ます。 こ れを同期一括更新方式 と 呼び、 分岐予測 ミ ス に関わ るや り 直し を簡単にする ばか り ではな く て、 後の章で説 明する ...
13
ＴＩのSitaraプロセッサ上のEtherNet/IP
... s を下回り、優れた EtherNet/IP スレーブ・ソリューション の仲間入りを果たしています。 TI では、 Sitara プロセッサによって EtherNet/IP を簡単に統合できるようにしています。 EtherNet/ IP スレーブを統合するために必要なツールやソフトウェア・コードは、すべてが Sitara 産業用ソフ トウェア開発キット（ SDK ...
13
インテル(R) Itanium(R) 2 プロセッサ・ハードウェア・デベロッパーズ・マニュアル
... 2 プロセッサは、1GHz または 900MHz で動作する 6 つの命令を同時に処理できる 8 段のパ イプラインを持っている。これにより、ILP を活かせる大量のリソースと高いクロック周波数を組 み合わせて、各命令のレイテンシが最小限に抑えられる。実行リソースは、6 個の整数ユニット、 6 個のマルチメディア・ユニット、2 個のロード・ユニットと 2 ...
82
Vivado Design Suite ユーザー ガイド : エンベデッド プロセッサ ハードウェア デザイン (UG898)
... IP を開発すると、ザイリンクス IP、サードパーテ ィ IP、またはカスタマー開発 IP のいずれも Vivado Design Suite で同様に使用できます。 IP の開発時には、IP パッケージャーを使用して IP ファイルと関連データを ZIP ファイルにパッケージ化 します。この生成された ZIP ファイルを Vivado Design Suite の IP ...
109
仮想化権利のみの違い Standard エディションでは 2 つの仮想インスタンスを実行でき Datacenter エディショ ンでは無制限の仮想インスタンスを実行できます プロセッサベースの一貫したライセンスモデル サー バーあたり最大 2 基の物理プロセッサを対象とします Essentials
... * コスト効果の高い業界標準ハードウェア上の高パフォーマンスのファイル ベースの記憶域 (記憶域の仮想化および階層化) Q: Windows Server 2012 R2 にアクセスするためには、どのクライアント アクセス ライセンス (CAL) が必要ですか。 A: Windows Server 2012 クライアント アクセス ライセンス (CAL) は、Windows Server 2012 および Windows Server ...
13
システム必要条件--HP-UX（Itaniumプロセッサファミリアーキテクチャ）版SAS Foundation
... 本書は、発行元である SAS Institute, Inc.の事前の書面による承諾なく、この出版物の全部あるいは一部を、 電子データ、印刷、コピー、その他のいかなる形態または方法によって、複製、転送、または検索システム に保存することは禁止されています。これらの説明書は著作権により保護されています。 著作権保護を受ける本書の使用の範囲は制限されています。許される使用の範囲とは、使用者のシステムに ...
78
AM571x Sitaraプロセッサシリコン・リビジョン2.0 datasheet (Rev. G)
... Neon™拡張機能を持つシングルコアのArm Cortex-A15 RISC CPUと、TI C66x VLIW浮動小数点DSPコアによ り、プログラムが可能です。Armプロセッサにより、開発者は制御機能と、DSPおよびコプロセッサ上でプログラムさ れるビジョン・アルゴリズムとを分離して、システム・ソフトウェアの複雑性を低減できます。 さらに、TIはArmおよびC66x ...
398
NANDフラッシュ・コントローラ、ハード・プロセッサ・システム（HPS）のテクニカル・リファレンス・マニュアル（TRM）
... パイプラインの先行読み出しコマンドは、このインタリーブされた方式でキューか らデータを読み出すことができます。パラメータの <PP> は、使用可能なプレーン数 の倍数としてのページ合計を示しており、ブロック・アドレスはプレーン・アライ ンメントされている必要があります。これによってブロック・アドレスがデータの 各ページ・サイズ単位でインクリメントされている間、ページ・アドレスが一定に ...
36
Vivado Design Suite ユーザー ガイド: エンベデッド プロセッサ ハードウェア デザイン (UG898)
... か を選択で き ます。 こ の選択に よ っ て、 新 し い ILA が イ ン ス タ ン シエー ト さ れ る か、 既に イ ン ス タ ン シエー ト さ れた ILA が再利用 さ れて、 MDM の ク ロ ス ト リ ガー ピ ンが接続 さ れます。 カ ス タ ム ロ ジ ッ ク Vivado IP パ ッ ケージ ャーを使用する と 、 ユーザーお よびサー ド パーテ ィ の IP ...
157
Niosエンベデッド・プロセッサ プログラマ・リファレンス・マニュアル ver.1.1 Mar01
... ます。 多様なアプリケーションを対象として、Nios CPU のコンフィギュ レーションを実行できます。 オンチップ ROM エンベデッド・システム・ ブロック (ESB) から小さなプログラムを実行する 16 bit Nios CPU コア は、効率的なシーケンスやコントローラとして機能し、ハードコードの ステート・マシンの置き換えに使用することができます。外部 FLASH プ ...
116