INTEL Nehalem アーキテクチャ
システム必要条件--Linux（Intelアーキテクチャ）版SAS Foundation
... 含まれる SAS プロダクト（SAS Retail Intelligence Architecture Data Integration Server） 含まれる SAS プロダクトは個々にライセンスされていない限り、SAS Retail Intelligence Architecture Data Integration Server における使用のみに制限されて[r] ...
72
IA-32 インテル(R) アーキテクチャ・ソフトウェア・ デベロッパーズ・マニュアル、上巻：基本アーキテクチャ
... プロセッサでは、IA-32 アーキテクチャにページングが導入された。これ は、4K バイトの固定ページ・サイズによって仮想メモリ管理を実現する方法である。このページン グ・システムは、オペレーティング・システムにとってはるかに効率がよい、アプリケーションに対 して完全に透過的である、実行速度を大きく犠牲にすることがない等、セグメントによる仮想メモリ 管理に比べて、はるかに優れた特長を備えている。IA-32 ...
418
WindowsでのOracle Database 11gアーキテクチャ
... Xeon アーキテクチャの利点を活用することで、マシン内のすべてのメモリに対して、 マップ/アンマップの迅速なインタフェースを提供します。したがって、4GB を超 えるメモリにアクセスする際、アプリケーションは直接メモリにアクセスしてい るわけではありません。要求されたデータベース・バッファが 4GB を超えるメモ リ領域にある場合、32 ビットのデータベースからアクセスできるようにするには この領域から 4GB ...
13
セキュアＶＭの アーキテクチャ概要
... BitVisorの構成 ATAホストコントローラ （IDE） USBホストコントローラ （UHCI, EHCI） NIC （Intel Pro100など） ストレージ 暗号化 (AES-XTS) ID管理 IPsec ハードウェア VMM.. ゲストOS ATAドライバ USBドライバ NICドライバ[r] ...
26
システムLSIとアーキテクチャ技術 （part II：オンチップ並列 アーキテクチャ）
... 12.. では、DRAMをまとめましょう。クロックの両エッジを使ったDDR－SDRAMは 、よりクロック周波数を高めて動作電圧を下げたDDR2に置き換わり、さらに DDR-3が現在もっとも良く使われます。これは800MHzの両エッジでデータの 転送を行います。さらにこの上の版であるDDR-4が登場しています。一方、 DRAMチップを三次元的に積層したHMC（Hybrid[r] ...
38
RIETI - アーキテクチャの比較優位に関する一考察
... このように、各国の企業は、それぞれが背負っている歴史を反映して、異なったタイプ の組織能力を構築する傾向がある。その結果、特定の組織能力（例えば「統合型」もの造 り能力）は特定の国に偏在しやすい。とすれば、その組織能力と相性の良い設計思想（例 えば擦り合わせアーキテクチャ）を持つ製品が、その国の企業の得意技になることは当然 予想される。詳細は他に譲るが（藤本 [2004]）、例えば、日本では技術・技能集約的な擦 ...
25
智美塾 ゆもつよメソッドのアーキテクチャ
... テストアーキテクチャ設計の アウトプット テストタイプ、テストカテゴリ 仕様項目（テスト条件） テスト設計方針 主なテストケース条件 機能テスト 入力 ・設定のチェック（自動ON/OFF,更新 ...
9
Amazon Aurora for PostgreSQL アーキテクチャ・特長と移行
... DynamoDB, Amazon SWF, Amazon Route 53 といった 他のAWS のサービスを管理・ 監視のために利用 Amazon RDS プラットフォームを利用し、 マネージドサービスとして実現。運用・管理 機能をオフロード Amazon DynamoDB Amazon SWF Amazon Route 53 Logging + Storage[r] ...
51
SoC FPGA 選定におけるアーキテクチャの重要性
... WP-01202-1.0 ホワイトペーパー © 2013 Altera Corporation. All rights reserved. ALTERA, ARRIA, CYCLONE, ENPIRION, HARDCOPY, MAX, MEGACORE, NIOS, QUARTUS and STRATIX words and logos are trademarks of Altera Corporation and ...
47
ホワイトペーパー NVIDIA の次世代型 CUDA TM コンピュート アーキテクチャ Kepler TM GK110 史上最速 最高効率の HPC アーキテクチャ V1.0
... には、Fermi アーキテクチャの倍にあたる 1536KB の専用 L2 キャッ シュが用意されています。L2 キャッシュは SMX ユニット間でデータを統合する要のポイン トです。全てのロード命令、ストア命令、テクスチャリクエスト命令をサポートし、GPU 内でのデータ共有を高速かつ効率的に実現します。Kepler の L2 キャッシュは Fermi に対し てクロックあたりのバンド幅が最大で 2 ...
24
CMOS RF 回路（アーキテクチャ）とサンプリング回路の研究
... 低雑音 ＤＳＰ 変換器 ＡＤ 変換部 アンプ 発振器(VCO) 周波数 復調 １．CMOS RF回路 高い周波数の入力信号を低い周波数に変換 無線通信システムの受信部 アンテナ... １（ｂ） リング発振器を用いたVCO回路 （Voltage Contorolled Oscillator）..[r] ...
60
UltraScale アーキテクチャ メモリ リソース ユーザー ガイド (UG573)
... 86 UltraRAM のエ ラ ー訂正符号.. 92 UltraRAM の属性.[r] ...
128
RIETI - 製品アーキテクチャの概念・測定・戦略に関するノート
... 社部品が連結可能である、という意味で、これを「オープン・インテグラル・ アーキテクチャ」と言えるだろうか。確かに、このケースでは、インターフェ ースは異なる企業の部品を連結することができるので、この点を重視するなら 「オープン」と言えなくもない。しかし、４つの製品は、いずれも製品専用部 品を製品専用インターフェースで連結したものであるので、「企業を超えた汎 ...
60
IPsec 鍵交換アーキテクチャ racoon2 の開発 Title: IPsec 鍵交換アーキテクチャ racoon2 の開発 Authors(s): 神田充 鎌田健一 坂根昌一 福本淳 (f
... WIDE 2004 年 12 月研究会では、その成果として KINK および IKEv2 の鍵交換のデモを行った。 2. racoon2 racoon2 は、複数の鍵交換プロトコルを BSD 系 OS と Linux で動作させるためのアーキテクチャである。 サポートしているプロトコルは IKEv2、KINK であり、 今後 Internet Key Exchange (IKEv1) もサポートする ...
9
る ) アーキテクチャについての検討を初期段階から行っておくことは極めて重要です また スマートメーター導入の目的の達成を可能にするには システム アーキテクチャの見直しのみならず 業務革新を同時に進める必要があります 2. 国際標準的アーキテクチャのご提案 2-1. 国際標準的アーキテクチャのご提
... １．スマートメーターリング関連アーキテクチャの課題 「スマートメーター通信機能基本仕様」によれば、大きく分けてスマートメーター、伝送路、お よびMDMSの3つからシステムが構成されていますが、スマートメーターを使って実現しよう とする目的（サービス）が具体的に示されていないように見受けられます。目的を以下のとお り仮定したうえで、意見を申し述べます。 ...
9
RIETI - 人工物の複雑化と製品アーキテクチャ
... 2007 年 3 月 29 日 概 要 本論文は、製品アーキテクチャ概念の意義を、人間と人工物の分業・協業関係の展開過程 に伴う人工物の階層的複雑化という文脈の中で説明する。人工物の階層的複雑化の急速な進展 は、多数の部品からなる複雑な製品システムを登場させ、製品システムの全体開発と個々の部 品開発をどうコーディネートし、インテグレートするかを重要な課題として浮かび上がらせた。 製品開発に関する「開発標準型 vs. ...
29
IA-32 インテル® アーキテクチャ・ソフトウェア・デベロッパーズ・マニュアル
... メモリ順序違反を検出したとき、パフォーマンスの面で厳しい制限を受ける。 PAUSE 命令は、コード・シーケンスが spin-wait ループになっているプロセッサにヒントを 提供する。プロセッサはこのヒントを使用して、大抵の状況におけるメモリ順序違反 を回避する。これにより、プロセッサのパフォーマンスは大幅に向上する。こうした 理由により、 PAUSE 命令をすべての spin-wait ループに配置することが推奨される。 PAUSE ...
432
プロセッサ・アーキテクチャ
... II アーキテクチャは、独立した命令バスとデータ・バスをサポート しているため、Harvardアーキテクチャに分類されます。 命令バスとデー タ・バ ス は と も に、Avalon-MM イ ン タ フ ェ ー ス 仕 様 に 準 拠 す る Avalon-MM マスタ・ポートとして実装されます。 データ・マスタ・ポー トは、メモリ・コンポーネントとペリフェラル・コンポーネントの両方 ...
24
計算機アーキテクチャ
... メモリ上に保存 されている データは 32bit程度の長さで表される 命令の長さを 命令長 と呼ぶ 0/1の割り当てはアーキテクチャによって異なる ハードウェアはこのデータを解釈し、実行している （機械語の）プログラム ...
24
計算機アーキテクチャ
... 分岐予測テーブル ２ビット予測器と テーブル を組み 合わせて予測率を高める方式 各分岐命令 ごとの履歴と すべて の分岐 の履歴を 組み合わせる アイデア 平均的な 成功率は 90％ を超える 40.[r] ...
49