• 検索結果がありません。

10GbEカッパーの消費電力

JAIST Repository: 省電力ネットワークを実現するためのL2スイッチ電力消費特性

JAIST Repository: 省電力ネットワークを実現するためのL2スイッチ電力消費特性

... URL http://hdl.handle.net/10119/9594 Rights Copyright (C) 2010 西澤 良太, 佐藤 幸紀, 井口 寧. 省電力ネットワークを実現するためL2スイッチ電力 消費特性, 西澤 良太, 佐藤 幸紀, 井口 寧, 2010年度 電気関係学会 北陸支部連合大会, E-48, 2010. ...

2

1. 背景 目的 -1- CO2 排出量 の削減 地球温暖化防止 電力消費の削減と平準化 電力不足への対応 グローバルな要求事項 今後の電力供給体制への影響が大きい 地球温暖化が叫ばれる中 グローバルな要求事項として CO2 排出量の削減が求められている 加えて震災後の電力供給体制に対し 電力消費そ

1. 背景 目的 -1- CO2 排出量 の削減 地球温暖化防止 電力消費の削減と平準化 電力不足への対応 グローバルな要求事項 今後の電力供給体制への影響が大きい 地球温暖化が叫ばれる中 グローバルな要求事項として CO2 排出量の削減が求められている 加えて震災後の電力供給体制に対し 電力消費そ

... ることで 冬期電力ピークカット にも寄与する。 本開発は除湿換気システムと、壁体調湿構造・壁体内通気システムを組み合わせることで低湿度による 快適性向上 も目指しており、このシステム評価を確立させることで 太陽エネルギーアクティブ+パッシブ利用技術確立 を図る。 本開発における除湿換気システム図 ...

9

日本の電力供給の仕組み 電力は 発電所 送電線 変電所 配電線の経路をたどり 各消費者まで供給されます 電力供給システムは 発電部門 ( 発電所 ) 送配電部門( 発電所から消費者まで ) 小売部門 ( 消費者とのやりとり ) の大きく3つの部門に分類されます 本年 4 月の小売全面自由化により 小

日本の電力供給の仕組み 電力は 発電所 送電線 変電所 配電線の経路をたどり 各消費者まで供給されます 電力供給システムは 発電部門 ( 発電所 ) 送配電部門( 発電所から消費者まで ) 小売部門 ( 消費者とのやりとり ) の大きく3つの部門に分類されます 本年 4 月の小売全面自由化により 小

... (出典)電力・ガス取引監視等委員会「電力小売自由化における消費選択行動アンケート調査事業」結果を基に作成 「あなたが電気購入先を変更しない理由は何ですか?」という質問に対する消費回答 変更することメリットがよく分からないから(44.0%) 変更することに何となく不安がある(37.3%) ...

31

大学の電力消費実績データの解析を行うための外れ値・欠損値処理に関する研究

大学の電力消費実績データの解析を行うための外れ値・欠損値処理に関する研究

... そして、対象日 6, 9, 12, 15, 18, 21 時に欠測が生じて いると仮定して単一代入法による検証を行った。単一代 入法とは、一つ代入モデルから得られた予測値によっ て欠損値を置き換える手法である。その検証結果が図-1 である。図 -1 凡例において、value.norm がベイズ線形回 帰モデルによる代入値、 value.norm.nob が無作為な乱数に ...

4

ガスセンシング用低消費電力型(< 1 W)中赤外量子カスケードレーザ

ガスセンシング用低消費電力型(< 1 W)中赤外量子カスケードレーザ

... その応用範囲が拡大している。 2. 動 機 QCL特性を向上させるためには、サブバンド間遷移 確率を高めると共に、非発光遷移による損失を低減する活 性層構造設計が重要である。QCLにおける主要な非発光成 分は縦光学フォノン(LOフォノン)散乱 ※1 であることが 知られている。当社は、これまでにLOフォノン散乱増 大を抑制しつつ、発光遷移確率選択的な増大による利得 ...

5

スピントランジスタの基本技術を開発   ― 高速・低消費電力、メモリにもなる次世代半導体 ―

スピントランジスタの基本技術を開発   ― 高速・低消費電力、メモリにもなる次世代半導体 ―

... 将来展望 Reconfigurability (再構成可能機能)を有する不揮発性MOSトランジスタ ⇒ 配線遅延時間削減・高速化,チップ面積削減,クイックオン, 不揮発、同一チップで多彩な機能を実現, パワーゲーティングによる低消費電力化 ...

20

Vivado Design Suite ユーザー ガイド : 消費電力解析および最適化 (UG907)

Vivado Design Suite ユーザー ガイド : 消費電力解析および最適化 (UG907)

... タ バ ッ フ ァ ー処理、 マルチプ レ ク サー処理、 初期化、 お よ び制御方法を慎重に検討す る 必要が あ り ます。 複数入力セ ンサーを処理す る な ど、 並列処理が行われ る アプ リ ケーシ ョ ンで こ よ う な最適 化を実行 し ます。 多数処理ユニ ッ ト を入力 と し て使用す る 代わ り に、 1 つ処理ユニ ッ ト ...

92

ADP5091/ADP5092: MPPT と充電管理機能付き超低消費電力のエネルギー・ハーベスタ PMU

ADP5091/ADP5092: MPPT と充電管理機能付き超低消費電力のエネルギー・ハーベスタ PMU

... REG_OUT 電圧設定ピン。このピンは、AGND に接続された抵抗を介して、最高で 8 つ異なるレギュ レーション出力をローに設定します。出力構成詳細を 表 7 に示します。 21 21 MINOP 最小動作電圧設定。このピンに抵抗を接続して、最小動作入力電圧を設定します。 CBP 電圧が MINOP ...

28

ADXL335: 小型、低消費電力、3 軸、±3 g 加速度センサー

ADXL335: 小型、低消費電力、3 軸、±3 g 加速度センサー

... フィルタ特性を選択するとき設計上トレード オフ: ノイズ/帯域幅トレードオフ デカップリングを追加する必要がある場合は、100 Ω(またはそ れ以下)抵抗もしくはフェライト・ビーズを電源ラインに挿入 してください。さらに、容量大きいバルク・バイパス・コンデ ンサ(1 µF 以上)を CDCに並列に接続することもできます。グラ ...

14

LM6172 デュアル高速低消費電力、低歪み電圧帰還アンプ

LM6172 デュアル高速低消費電力、低歪み電圧帰還アンプ

... Note 1: 「絶対最大定格」とは、デバイスが破壊する可能性あるリミット値をいいます。「動作定格」とは、デバイスが機能する条件を示しますが、性能リ ミット値を保証するものではありません。 仕様および試験条件保証値に関して「電気的特性」を参照してください。 Note 2: 使用した試験回路は、人体モデルにもとづき 100pF コンデンサから直列抵抗 1.5kΩ ...

21

超低消費電力、レール・ツー・レール出力、完全差動アンプ

超低消費電力、レール・ツー・レール出力、完全差動アンプ

... F 公称値が2kΩとなるよう設計されています。 これにより、優れた歪特性、最大帯域幅、最高平坦度、お よび最適なパルス応答が得られます。この抵抗は、アンプ負荷 ともなります。例えば、R F = R G = 2kΩ、R G をグランドに接続、 V OUT+ = 4Vでゲインが1場合、帰還パスを通ってグランドに1mA ...

45

Windows Server 2008 R2とPRIMERGYによる消費電力削減効果

Windows Server 2008 R2とPRIMERGYによる消費電力削減効果

... R2 電源プランに、「省電力」または「高パフォーマンス」を選択すると、コ アで使用される周波数を固定し、P ステート調整機能が動作しなくなります。そこで、今回検証で は、Windows Server 2008 R2 電力制御機能をすべて動作させたとき消費電力削減効果を計 測するために、「バランス」を選択しました。 ...

22

JAIST Repository: クラスタ型データパスによるスーパースカラプロセッサの低消費電力化

JAIST Repository: クラスタ型データパスによるスーパースカラプロセッサの低消費電力化

... 社団法人 情報処理学会, 佐藤幸紀/鈴木健一/中村 維男, 情報処理学会論文誌:コンピューティングシステ ム, 48(SIG13(ACS19)), 2007, 84-94. ここに掲載し た著作物利用に関する注意: 本著作物著作権は (社)情報処理学会に帰属します。本著作物は著作権 者である情報処理学会許可もとに掲載するもので ...

12

情報処理学会研究報告 IPSJ SIG Technical Report Vol.2014-ARC-211 No /7/28 リアルタイム消費電流計測機能を活用する低消費電力 FPGA アクセラレータ 近藤秀弥 1 手塚宏史 1 稲葉真理 1 FPGA アクセラレータの電力最適化のために

情報処理学会研究報告 IPSJ SIG Technical Report Vol.2014-ARC-211 No /7/28 リアルタイム消費電流計測機能を活用する低消費電力 FPGA アクセラレータ 近藤秀弥 1 手塚宏史 1 稲葉真理 1 FPGA アクセラレータの電力最適化のために

... FPGA 動的電力消費は内部ロジック、SRAM、 I/O など多岐に渡る点や静的電力と異なり動的電力 解析は実際データを入力して動かしてみないと 厳密にはわからないといった点が挙げられる。 我々は、FPGA を用いた非数値計算問題アク セラレータ省エネルギー化を実現するためには、 ...

6

AD9833: 低消費電力 20 mW 2.3 〜 5.5 V プログラマブル波形発生器

AD9833: 低消費電力 20 mW 2.3 〜 5.5 V プログラマブル波形発生器

... AD9833 下に デジタル・ラインを通さないようにしてください。アナログ・ グラウンド面は、ノイズ混入を回避するため、 AD9833 下 を通します。 AD9833 へ電源ラインには、低インピーダン ス・パスを実現して、電源ラインへグリッチ影響を減らす ため、できるだけ大きなトラックを使用します。クロックなど ...

20

LSI間を高速・高密度・低消費電力で接続するシリコンフォトニクス光トランシーバー

LSI間を高速・高密度・低消費電力で接続するシリコンフォトニクス光トランシーバー

... ジ基板 から成り,パッケージ基板とSiフォトニクスチッ プに電子回路チップで橋をかけるように接続した ものである。このとき,パッケージ基板と電子回 路チップ間,および電子回路チップとSiフォトニ クスチップ間は,バンプと呼ばれるはんだ端子に より面同士で接続される。従来金ワイヤを用い たチップ間,あるいはチップと基板間接続では, ワイヤを接続するパッドが一次元的にしか配置で ...

8

Zynq UltraScale+ MPSoC で圧倒的な低消費電力と柔軟性を実現 (WP470)

Zynq UltraScale+ MPSoC で圧倒的な低消費電力と柔軟性を実現 (WP470)

... ス すべてが固定 さ れた ソ リ ュ ーシ ョ ン と は異な り 、 Zynq UltraScale+ MPSoC は、 32 ビ ッ ト ま たは 64 ビ ッ ト デー タ 幅プ ロ セ ッ シ ン グ シ ス テ ム をベース と する最高 ス ケー ラ ビ リ テ ィ を提供し ます。グ ラ フ ィ ッ ク スやビデオ パ イ プ ラ イ ン な ど ク リ ...

14

FPGA と SoC FPGA および SoC 製品ファミリ低消費電力 実績のあるセキュリティ 優れた信頼性

FPGA と SoC FPGA および SoC 製品ファミリ低消費電力 実績のあるセキュリティ 優れた信頼性

... ProASIC3 ファミリ: ProASIC3 nano FPGA CPLD を置き換える低密度小フットプリント FPGA Microchip 社革新的な ProASIC3 nano デバイスは、新しい価値と柔軟性をハイボリューム市場にもたらします。性能、コスト、柔軟性、開 発期間という一般的なプロジェクト指標に照らして評価した場合、ProASIC3 nano デバイスは、移り変わりまたは競争が激しい市場で ASIC ...

28

東北電力株式会社及び四国電力株式会社の家庭用電気料金値上げ認可申請に関する意見(消費者庁)(平成25年7月30日)[PDF:]

東北電力株式会社及び四国電力株式会社の家庭用電気料金値上げ認可申請に関する意見(消費者庁)(平成25年7月30日)[PDF:]

... 電気料金値上げは国民生活に大きな影響を与えるものであることから、チ ェックポイント作成及び今回検討に当たって、電力会社供給区域内に住 む消費意見を聴く機会を持ち、その反映に努めた。 検討に当たっては、査定方針案に係る消費者委員会意見を十分踏まえつつ、 ...

6

AD9834: 20 mW 消費電力、2.3 〜 5.5 V、50 MHz コンプリート DDS

AD9834: 20 mW 消費電力、2.3 〜 5.5 V、50 MHz コンプリート DDS

... AD9834 図 11. データ・ソース選択 グラウンドとレイアウト AD9834 を実装するプリント回路ボードは、アナログ部とデジ タル部を分離して、ボード内でそれぞれをまとめて配置するよ うに設計してください。こうすれば、簡単に分離できるグラウ ンド面を使用できるようになります。最適な絶縁が得られるた め、グラウンド面には最小エッチング技術を使用することが ...

20

Show all 10000 documents...

関連した話題