GPUのメモリを直接アクセス
Stratix IIIデバイスの外部メモリ・インタフェース
... III のリードおよびライト・レベリング遅延チェインおよびマルチプレクサ ALTMEMPHY メガファンクションの –90° ライト・クロックは、ライト・ レベリング回路に供給され、DQS および DQ 信号を生成するクロックが 作成されます。初期化中、ALTMEMPHY メガファンクションは、ライ ト・キャリブレーション・プロセスで使用可能なすべてのクロックをス ...
48
SDRAM および DRAM の メモリ システムの概要
... 1. Cisco AS5800 ユニバーサル アクセス サーバの DRAM オプションについては、Cisco.com に一覧表示される Cisco AS5800 ユニバーサル アク セス サーバのマニュアルを参照してください。 DRAM バンク 0 数量 - バンク 0 DRAM バンク 1 数量 - バンク 1 製品番号 2 2. これらの製品を、増設用 DRAM ...
22
メモリIPのタイミングの解析、外部メモリ・インタフェース・ハンドブック、olume 2、第10章
... PHY の代表的なタイミング・ マージンを得るためにキャリブレーション中に何が起こっているかをエミュレート するために個々のピンのスラックスを保持します。キャリブレーション済みタイミ ング解析の一部とする効果は、キャリブレーションのためにマージンの向上を含み ...
60
E10A-USBフラッシュメモリダウンロード機能の応用例（シリアルフラッシュメモリへのダウンロード）
... 【注意】リセット時は、クロックが安定した後、リセットを解除してください。 プログラム実行中のクロック切り替え時は、切り替え先クロックが安定した後に切り替えてください。 リセット時、外部発振子（または外部発振回路）を用いたクロックで動作を開始するシステムでは、ク ロックが十分安定した後、リセットを解除してください。また、プログラムの途中で外部発振子（また ...
33
TB3179 メモリ保護ユニット (MPU) の設定方法 はじめに メモリ保護ユニット (MPU) は Cortex -M7 コアがメモリ保護のために備えているオプションのコンポーネントです MPU はメモリマップを分割し それぞれにアクセス権とルールを設定します 本書では Cortex-M7 ベー
... ClockWorks、The Embedded Control Solutions Company、EtherSynch、Hyper Speed Control、HyperLight Load、IntelliMOS、mTouch、Precision Edge、Quiet-Wire は米国における Microchip Technology Incorporated 社の登録商標です。 Adjacent Key ...
12
ISim ハードウェア協調シミュレーション : Spartan-6 メモリ コントローラーおよびオンボード DDR2 メモリ
... フォーマット) を使用して、ハードウェア協調シミュ レーションでどのポートを FPGA IOB にマップするか、HDL テストベンチでどのポートを制御 するかを指定できます。ISim コンパイラにより、UCF ファイルに含まれる LOC 制約が検索さ れます。LOC 制約が設定されているポートは、対応する FPGA IOB にマップされます。LOC ...
27
Vol.03 MDS メモリ分析ベースの検知技術を搭載
... 事前にAPT を遮断せよ MDSのダイナミックコンテンツ分析技術は、アンラボが開発した十数余のアルゴリズムを基に完成させ独自の技術だ。 代表的なものとしては悪意ある非実行ファイルがエクスプロイトを作動させる前の段階でヒープスプレー（eeap Spray）を介してシェルコードを保 ...
7
メモリ管理
... 余談:セグメンテーション ページング以前の仮想記憶 セグメント: • (ページよりも大きな)連続したアド レスの範囲 • 必要に応じて伸ばせる 各論理アドレス空間で割り当て 中のメモリは，少数(数個)のセグ メントとする 必要に応じてセグメントを丸ごと 移動，ディスクに退避 テキスト セグメント データ セグメント スタック セグメ[r] ...
37
microsd メモリカード (microsdhc メモリカードを含む ) を IS11LG 本体にセットして データを保存することができます また 連絡先 メール ブックマークなどを microsd メモリカードに控えておくことができます アプリケーションによっては microsdメモリカードをセ
... • 外部メモリーモードを使用する場合は、パソコンに USB ドライバのイ ンストールが必要です。USB ドライバおよびインストールマニュアル については、下記のホームページをご参照ください。 http://www.lg.com/jp/mobile-phones/download-page/index.jsp ...
8
メモリ管理
... 未使用中の物理ページを見つ ける 割り当てたページを0で埋める スレッドを中断 アクセスしたスレッ ドを再開 ページイン終了後 Y N 2次記憶(スワップ領域，ペー ジング領域) からページ内容を 読み込み (ページイン) ファイルマップ された領域. Y 対応するファイルからページ 内容を読み込み (ページイン).. readの 場合) • 実はプログラムコード(特に[r] ...
52
大容量データを扱うプログラムのための遠隔メモリ利用を容易にするCコンパイラ
... OS の普及により，プログラムから大容量 のアドレス空間が利用可能になった。通常，実行するプ ログラムのメモリ量がそのコンピュータに搭載されてい る物理メモリ量を超えるとローカルハードディスクにス ワップされる。しかし，ネットワークの高速化が進んで きたため，ローカルハードディスクを利用するよりも， ...
8
Cortex -M キャッシュコントローラを使って決定論的コード性能を達成する方法 TB3186 はじめに マイクロコントローラベース (MCU) の組み込みアプリケーションでは ソフトウェアは不揮発性メモリに保存して実行します この不揮発性メモリとは 通常はフラッシュメモリです フラッシュメモリは
... コード保護機能は常に進歩しています。 Microchip 社では、常に製品のコード保護機能の改善に取り組んで います。 Microchip 社のコード保護機能の侵害は、デジタル ミレニアム著作権法に違反します。そのよう な行為によってソフトウェアまたはその他の著作物に不正なアクセスを受けた場合、デジタル ミレニアム ...
16
FPGA 外部のメモリをアバロン・MM・インタフェースへ接続する方法
... _Slave” を選択します。 Associate Clock 欄はインタフェースに入力す るクロックを選択します。 8. Timing で各メモリが要求する Setup、Read Wait、Write Wait、Hold の時間を調節します。 Unit で設定するタイミングの単位として “Cycles” 、“ns” ...
10
HardCopy IIIデバイスの外部メモリ・インタフェース
... DDR メモリ・インタフェースのリード・データ・ストロー ブまたはクロックは、DQS ピンと呼ばれます。DQS ピンは、メモリ規 格に応じて、双方向シングル・エンド信号（DDR2 および DDR SDRAM）、 双 方向 差 動 信 号（DDR3 お よ び DDR2 SDRAM）、単 方 向 差動 信 号 （RLDRAM II）、または単方向コンプリメンタリ信号（QDRII+ および ...
46
メモリの選択、外部メモリ・インタフェース・ハンドブック、Volume 2、第1章
... とデータ・ラインの寄生容量を低減し、高速アクセスになり、ランダム・アクセス の競合の可能性を減らすことができます。また、多くの DRAM メモリは、ランダム・ アクセスをフルサポートするためにアドレス・マルチプレクス方式を使用し、ロウ・ ...
14
メモリハイコーダ8870
... 外部インタフェース USB：USB2.0 準拠 High Speed 対応 , シリーズミニ B レ セプタクル × 1ポート 機能：PC と接続して CF カード内部のファイルを PC へ 転送 （マスストレージクラス対応） ※８８７０にＣＦカードを装着し ている場合、ＣＦカードの中身をＰＣ上のリムーバルディスクとして参照すること ...
8
WebOTXプロファイラを使用したメモリリーク調査方法
... 注意 アプリケーションがメモリリークを起こし、 OutOfMemoryError が webotx_agent.log に記 録されている場合は、それ以降ドメインのプロセスが応答しない可能性があります。ドメ インが応答しない場合は、Windows ではマシンの再起動を行ってください。Unix/Linux ...
15
020105．メモリの高機能化
... □解説 キャッシュメモリのマッピング方式に関する問題である。 アのセットアソシアテイブ方式は、メインメモリをブロックに分割した場合、セットアド レスに対してキャッシュメモリの対応する位置が複数存在する方式である。メインメモリと ...
10
WAN接続クラスタ群をメモリ資源とする大容量メモリ提供システム
... た，メモリサーバの提供の際には管理プロセスは，一つ のメモリサーバへの負荷が集中することがないように負 荷分散を行う。負荷分散の方法は，クライアントからの 問い合わせに対し，各メモリサーバが現在サービスして いるクライアント数を考慮して負荷が分散するようにメ ...
8
Cyclone III デバイス・ファミリの メモリ・ブロック
... M9K メモリ・ブロックは、有限インパルス応答 （FIR）フィルタ、擬似ランダム数発生器、マルチチャネル・フィルタリング、自己 相関関数および相互相関関数など、デジタル信号処理（DSP）アプリケーション用の シフト・レジスタを実装できます。 これらの DSP アプリケーション、およびその他 の DSP アプリケーションには、ローカル・データ・ストレージが必要です。 ...
21