• 検索結果がありません。

FPGA におけるプロトタイピングの高速化

情報処理学会研究報告 IPSJ SIG Technical Report 自動パイプライン化を用いた FPGA におけるプロトタイピングの高速化 鄭カイ シンウェイジェイ 九黒丸俊一 木村智生 木村晋二 甲斐康司 概要 : 本報告では FPGA におけるプロトタイピングの新しい高速化アルゴリズムを提

情報処理学会研究報告 IPSJ SIG Technical Report 自動パイプライン化を用いた FPGA におけるプロトタイピングの高速化 鄭カイ シンウェイジェイ 九黒丸俊一 木村智生 木村晋二 甲斐康司 概要 : 本報告では FPGA におけるプロトタイピングの新しい高速化アルゴリズムを提

... 概要:本報告では、FPGA におけるプロトタイピング新しい高速アルゴリズムを 提案する。基本的なアイディアは、FPGA マッピング結果であるオリジナル回路を 分割し、パイプラインレジスタを挿入し、スループットを向上することである。こ 時、FPGA ...

6

ラピッドコントロールプロトタイピング(RCP)による 制御アルゴリズムのテスト

ラピッドコントロールプロトタイピング(RCP)による 制御アルゴリズムのテスト

...  HDL Coder™を活用することで高速演算を必要とするシステムをFPGAで処理できます – ユーザー独自デバイスドライバ作成 – プロセッサで処理では演算が間に合わないMHzオーダー高速演算へ適用 アルゴリズム実行高速手段として運用 - Programmable ...

31

ISim ハードウェア協調シミュレーション チュートリアル : 浮動小数点高速フーリエ変換(FFT) のシミュレーションの高速化

ISim ハードウェア協調シミュレーション チュートリアル : 浮動小数点高速フーリエ変換(FFT) のシミュレーションの高速化

... ISim ハードウェア協調シミュレーションでは、多量計算を FPGA で実行させることにより、ソ フトウェア負担を軽減して DSP ファンクションシミュレーションを実行できます。合成可能 な HDL コード、CORE Generator™ ツールで生成された IP コアなど合成済みまたは保護さ れたネットリストを、協調シミュレーション用に FPGA ...

23

高速化が進む電子機器製品開発へのシミュレーション設計技術の適用

高速化が進む電子機器製品開発へのシミュレーション設計技術の適用

... 4. 今後シミュレーション技術動向 電子機器伝送速度高速および機器小型、軽量は 今後もますます進んでいくと考えられる。伝送速度では、光 伝送で100Gbps は実現されており、今後は400Gbps 伝送を 視野に入れておく必要がある。100Gbps 伝送では、プリン ト基板上信号は、現在、10Gbps ...

8

MemcachedによるWebサービスの高速化

MemcachedによるWebサービスの高速化

... MySQLサーバー上testdbに作成されたtbl2データをキャッシュするために、mc.pyを実行します。 通常はアプリケーションサーバー上で実行しますが、今回は、システム構成都合上、MySQLデータ ベースサーバー上で実行します。mc.pyは、MySQLに作成されたtbl2データがmemcachedサーバーに セットされると「Data updated into ...

10

バッチ処理高速化ソリューションのご紹介

バッチ処理高速化ソリューションのご紹介

... 1.システム開発を取り巻くIT投資環境へ考察(2/3) 前述内容に照らし、投資是正観点は(側面的に)以下ように整理される 。 ※コンパイラ言語・・・人間が書いたプログラムをコンピュータが理解できる形式に変換するプログラム 言語 こと。 コンパイルする前にコンピュータが読める形式に翻訳しておくため、実行速度が速い。 ...

10

Microsoft SQL Server 2012 における EMC パフォーマンスの高速化EMC VFCache、EMC Symmetrix VMAX 10K、および EMC FAST VP

Microsoft SQL Server 2012 における EMC パフォーマンスの高速化EMC VFCache、EMC Symmetrix VMAX 10K、および EMC FAST VP

... このソリューションでは、VMware High Availability(HA)クラスタ VMware vSphere ホストで、EMC PowerPath/VE ソフトウェアが使用されていました。 PowerPath により、ホストは、複数ホスト バス アダプタ(HBA)ポートを通じ て、LUN に接続できるようになります。このため、複数データ アクセス パス ...

36

H26 年度 スーパーコンピュータの高速化技法入門 並列化による高速化技法 2015 年 1 月 21 日 大阪大学サイバーメディアセンター日本電気株式会社

H26 年度 スーパーコンピュータの高速化技法入門 並列化による高速化技法 2015 年 1 月 21 日 大阪大学サイバーメディアセンター日本電気株式会社

...  ローカルデータ初期値設定 • 詳細オプション「-Wf,-init stack=zero」を指定すると、実行に使用するス タック領域をゼロで初期することができる。ただし、実行性能が若干低 下するため、デバッグためにだけ使用することが望ましい ...

68

高速バックボーンネットワークにおける公平性を考慮した階層化パケットスケジューリング方式

高速バックボーンネットワークにおける公平性を考慮した階層化パケットスケジューリング方式

... ゾンビリスト (リスト内にIDがあるとき)  パケットがルータに到着したときゾンビリスト動作  ゾンビリストをすべて検索する 少ないエントリ数で、できる限り多くフローを 管理する ...

19

最近のデジタル回路の動向 LeCroy Japan, LJDN-JTT Page 3 LI の高速動作周波数 & 高集積化 更なる CPU システムの高速化 CPU システムの高速化 バス速度の高速化へ ペンティアム プロセッサ4 400MHzのシステム バス 最大 3.2Gb/s(

最近のデジタル回路の動向 LeCroy Japan, LJDN-JTT Page 3 LI の高速動作周波数 & 高集積化 更なる CPU システムの高速化 CPU システムの高速化 バス速度の高速化へ ペンティアム プロセッサ4 400MHzのシステム バス 最大 3.2Gb/s(

... PLL位相エッジが確定しない点におけ 位相エッジが確定しない点におけ 位相エッジが確定しない点におけ 位相エッジが確定しない点におけ るゆらぎが問題となります。 るゆらぎが問題となります。 るゆらぎが問題となります。 るゆらぎが問題となります。 S N N N Nサイクル+オフセット機能を使ってジッ サイクル+オフセット機能を使ってジッ サイクル+オフセット機能を使ってジッ ...

50

CANapeを用いたラピッドコントロールプロトタイピングのバイパス手法による制御モデル開発

CANapeを用いたラピッドコントロールプロトタイピングのバイパス手法による制御モデル開発

... 大規模 /複雑が進んでいます。そのため、開発期間短 縮やコスト削減面から、新しい開発手法としてモデルベース 開発 (Model Based Development、以下MBD) が注目されて います。 MBDにはいくつか領域がありますが、設計段階におい て制御装置をモデルし、試作検証する手法は、ラピッドコント ロールプロトタイピング ...

5

AIX間通信の高速化_SMC-R構成ガイド_

AIX間通信の高速化_SMC-R構成ガイド_

... •本講演資料でIBM製品、プログラム、またはサービスに⾔及していても、IBMが営業活動を⾏っているすべて国でそれらが使⽤可能であることを 暗⽰するものではありません。本講演資料で⾔及している製品リリース⽇付や製品機能は、市場機会またはその他要因に基づいてIBM独⾃決定 ...

13

Nios II カスタム・インストラクションによるキャスト(型変換)の高速化

Nios II カスタム・インストラクションによるキャスト(型変換)の高速化

... ③ “MegaWizard Plug-In Manager [page 3 of 7]” ALTFP_CONVERT ダイアログが表示されたら、パラメータを下記 設定にして “Finish” をクリックします。 Operation mode : A floating point to an integer Integer data : 32bit ...

14

分光測定の高速化によるシャボン玉の膜厚の測定法の確立

分光測定の高速化によるシャボン玉の膜厚の測定法の確立

... 0nm 波長領域で動作する CCD アレイ検出器を 搭載したオーシャンオプティクス社製小型マルチチャンネル分光器 USB 2 0 0 0+XR1−ES を用いた。この分光器は写真1に示すように、正面右側 SMA 9 0 5コネクタ穴に入射させた光を波長分解能1. 5nm で分光した結果を右側 USB ...

17

大規模データの匿名加工処理を高速化する技術を開発

大規模データの匿名加工処理を高速化する技術を開発

... 3. 発表概要: 東京大学 生産技術研究所(所長:岸 利治、以下、東大生研)喜連川 優 教授研 究グループと株式会社日立製作所(執行役社長兼 CEO:東原 敏昭、以下、日立)は、 内閣府 総合科学技術・イノベーション会議が主導する革新的研究開発推進プログラム (ImPACT)「社会リスクを低減する超ビッグデータプラットフォーム」(プログラム・ マネージャー:原田 ...

6

Resizable-LSHによる閾値可変の近似的類似検索手法の高速化

Resizable-LSHによる閾値可変の近似的類似検索手法の高速化

... 9 ユーザが本プロトタイプで表示したウェブページを閲覧している間に,実際に注目されて いる語彙同定を繰り返し行い,tf-idf によりページ中各語に対する注目度を計算する. 注目語彙同定ために,Web ページを前処理する.Web ページ HTML で段落毎にタグ が設定され,視線検出装置から取得した視線座標に対してその位置に存在する HTML 要素 ...

48

鉄道新興国における高速鉄道-タイ-

鉄道新興国における高速鉄道-タイ-

... SRT 問題に対する効果的な解決策を探してい た 1992 年ことであった。経済社会開発局(NESDB)支援を受けた最初研究は、当時 政府による MEGA プロジェクト(Eastern Seaboard Development Program (ESB))が進行中で あった東部回廊(バンコク-ラヨーン間)で実施された。そのころまでには、時速 160km ...

7

Microsoft PowerPoint - 高速化WS富山.pptx

Microsoft PowerPoint - 高速化WS富山.pptx

... • タイムステップループ、I/O処理など注目すべき箇所を把握する • 並列数、並列率など目標を設定し、チューニング時 指針とする • 全体性能を確認し、ホットスポットを特定する ...

22

バックアップ高速化の手引き JP1/VERITAS NetBackup編 (仮称)

バックアップ高速化の手引き JP1/VERITAS NetBackup編 (仮称)

... 他設定を確認しましょう Check 1 ◆クライアントあたり同時実行ジョブ数が制限されていませんか JP1/VERITAS NetBackup設定でクライアントあたり同時実行ジョブ数が制限されている 可能性があります。複数ジョブが同一クライアントで実行されジョブが待機する場合は、管理 ...

44

深層学習におけるベイズ最適化の高速化

深層学習におけるベイズ最適化の高速化

... 作り,一番良いモデルを使う手法が有名である.この研究では,ネットワーク内部を並列 する手法を提案している.各層ニューロン一つに関する計算は,同じ層ニュー ロン出力を必要としないため,独立に計算を行うことができる.このことを利用して ネットワーク内部を複数に分けて,順伝播計算を行う.図 ...3.1 ...

34

Show all 10000 documents...

関連した話題