• 検索結果がありません。

CMOS メモリ及びロジック

CMOSロジックICの基礎

CMOSロジックICの基礎

... CMOS ロジック IC の代表的な用途、ファンクション(インバーター、バッファー、フリップフロップ(FF)など)、動作、構造につ いて述べてきました。CMOS ロジック IC をご使用になる際の一助としてご活用ください。 東芝の CMOS ロジック製品は 1970 年代から生産を開始し、シリーズ、パッケージ展開を行いながら、日本/フィリピンを生 ...

25

CMOSロジックICセレクションガイド

CMOSロジックICセレクションガイド

... 入力 TTL レベルとは、CMOS ロジック IC の入力しきい値電圧をバイポーラー型ロジック IC の入力しきい値電圧に合わ せた機能です。バイポーラー型ロジック IC のローレベル入力電圧 V IL (Max)は 0.8 V、ハイレベル入力電圧 V IH (Min)は 2.0 V です。このレベルを TTL レベルと呼びます。HCT、ACT、VHCT のようにシリーズ名末尾に T ...

19

ISSCC2012: 分野別セッション数および地域別比率の推移 40 ISSCC のセッション数推移 100 地域別発表件数の推移 セッション数 その他通信アナログメモリロジック 発表件数 (% 北米 ヨーロッパ アジア ( 除 日本 ) 日本

ISSCC2012: 分野別セッション数および地域別比率の推移 40 ISSCC のセッション数推移 100 地域別発表件数の推移 セッション数 その他通信アナログメモリロジック 発表件数 (% 北米 ヨーロッパ アジア ( 除 日本 ) 日本

... 大学:東大(3件)、慶応(3)、東工大(1)、早稲田大(1)、東北大(1)、NHK(1)、NTT(1) − 発表は、通信・アナログ関係が約 1/2 、プロセッサ・メモリ関係が 1/4 、センサその他が 1/4 (次頁参照) − ここ数年、次世代の大市場と目された生体情報のセンシングシステム等の発表が目立ったが、時期尚早 のせいか今年はシリコンシステムが持続していくというさしさわりのないテーマになった印象である。 ...

15

CMOSロジックIC HC/HCT ( ハイスピード ) シリーズ製品概要

CMOSロジックIC HC/HCT ( ハイスピード ) シリーズ製品概要

... • 別途、書面による契約またはお客様と当社が合意した仕様書がない限り、当社は、本製品および技術情報に関して、明示的に も黙示的にも一切の保証(機能動作の保証、商品性の保証、特定目的への合致の保証、情報の正確性の保証、第三者の 権利の非侵害保証を含むがこれに限らない。)をしておりません。 • 本製品、または本資料に掲載されている技術情報を、大量破壊兵器の開発等の目的、軍事利用の目的、あるいはその他軍事 ...

32

ロジック・アレイ・ブロックおよびアダプティブ・ロジック・モジュール

ロジック・アレイ・ブロックおよびアダプティブ・ロジック・モジュール

... ArriaVデバイス内で使用可能なLABのうち4分の1をメモリLAB(MLAB)として使用可能です。 Quartus ® II ソフトウェアおよびサポートされるサードパーティ合成ツールは、LPM(Library of Parameterized Modules)などのパラメータ化されたファンクションと併用することによって、カ ウンタ、加算器、減算器、および演算ファンクションなどの一般的なファンクションに対して適 ...

15

キーサイト いまさら聞けないロジック・アナライザ入門

キーサイト いまさら聞けないロジック・アナライザ入門

... さて次回でこの連載も終了です。FPGAアナライザやDDRア ナライザなど実際のデバッグで役立つテクニックについて実 例を交えて紹介していきます。 DDRメモリの場合、データバスの信号をモニタしないと割り 切れば、64チャンネル入力で足ります。この場合Read/Write したデータはモニタできないので分かりませんが、特定のア ドレスにRead/Writeしたイベントを検出することが可能です。 ...

16

Cyclone V デバイスのロジック・アレイ・ブロックおよびアダプティブ・ロジック・モジュール、Cyclone Vデバイス・ハンドブック、Volume 1、第1章

Cyclone V デバイスのロジック・アレイ・ブロックおよびアダプティブ・ロジック・モジュール、Cyclone Vデバイス・ハンドブック、Volume 1、第1章

... Cyclone V デバイス内の使用可能な LAB のうち 4 分の 1 をメモリ LAB(MLAB)として 使用することができます。 Quartus ® II ソフトウェアおよび他のサポートされたサードパーティ合成ツールは、 LPM(Library of Parameterized Modules)などのパラメータ化されたファンクションと 併用することによって、カウンタ、加算器、減算器、および演算ファンクションな ...

16

Keysight Technologies マルチ・プロトコル & ロジック・アナライザ

Keysight Technologies マルチ・プロトコル & ロジック・アナライザ

... GB メモリ ¥532,703 U4421A-M16 16 GB メモリ ¥1,329,214 U4421A-001 D-PHY イメージ抽出ソフトウェア ¥399,525 U4421A-003 D-PHY イメージ挿入ソフトウェア ¥399,525 M9502A 2 スロット・シャーシ ¥1,068,117 M9045B PCI Express ® Card アダプタ ...

8

メモリハイコーダ 8870

メモリハイコーダ 8870

... 関を波形として記録できるの で、動作解析に最適です。 ■ CB タイミングの測定 電源回路用サーキットブレーカの遮断タイミング調査に、多点 のロジック信号とアナログ波形の相関を解析。ロジックプロー ブを使用すると、リレー動作を 4ch まで記録できます。また差 動プローブ 9322 を併用することで、 ...

8

メモリハイコーダ8870

メモリハイコーダ8870

... 関を波形として記録できるの で、動作解析に最適です。 ■ CB タイミングの測定 電源回路用サーキットブレーカの遮断タイミング調査に、多点 のロジック信号とアナログ波形の相関を解析。ロジックプロー ブを使用すると、リレー動作を 4ch まで記録できます。また差 動プローブ 9322 を併用することで、 ...

8

ISim ハードウェア協調シミュレーション : Spartan-6 メモリ コントローラーおよびオンボード DDR2 メモリ

ISim ハードウェア協調シミュレーション : Spartan-6 メモリ コントローラーおよびオンボード DDR2 メモリ

... デザインのフリーランニング部分とロックステップ部分への分割は、クロック ポートのマップ方 法により決定されます。LOC 制約を使用してクロック ポートを FPGA IOB にマップすると、こ のクロックで駆動されるロジックはフリーランニング部分に含まれます。クロック ポートに LOC 制約が設定されていない場合、テストベンチで対応するクロック イベントが発生したときに、 ハードウェア協調シミュレーション ...

27

メモリ管理

メモリ管理

... 余談:セグメンテーション ページング以前の仮想記憶  セグメント: • (ページよりも大きな)連続したアド レスの範囲 • 必要に応じて伸ばせる  各論理アドレス空間で割り当て 中のメモリは,少数(数個)のセグ メントとする  必要に応じてセグメントを丸ごと 移動,ディスクに退避 テキスト セグメント データ セグメント スタック セグメ[r] ...

37

フラッシュメモリ

フラッシュメモリ

... 保護技術です。コントローラとフラッシュメモリという独立した二重のセキュリティで、機器認証、不正複製SDメモリカード対策 (アンチ ・クロー二ング) を可能にしました。それにより、 「SeeQVault™」 対応のSDメモリカード・外付けハードディスクなどのメディアがあれ ば、ユーザは高度なセキュリティ環境の中で、デジタルコンテンツを好きな再生デバイスで視聴できます。今後、プレミアム動画、ゲー ...

20

メモリの選択、外部メモリ・インタフェース・ハンドブック、Volume 2、第1章

メモリの選択、外部メモリ・インタフェース・ハンドブック、Volume 2、第1章

... DRAM メモリは、ランダム・ アクセスをフルサポートするためにアドレス・マルチプレクス方式を使用し、ロウ・ アドレスとカラム・アドレス・デコードの両方を必要とします。 そのときに、 RLDRAM は非アドレス・マルチプレクスをサポートすることにより、より多くのピ ンの犠牲にバス・サイクルを削減します。RLDRAM ...

15

メモリの選択、外部メモリ・インタフェース・ハンドブック、Volume 2、第1章

メモリの選択、外部メモリ・インタフェース・ハンドブック、Volume 2、第1章

... ペアを使用します。 メモリは、ライト動作中に DK と DK# ピン を使用し、リード動作中に QK と QK# ピンを生成します。さらに、RLDRAM II は、コ マンドとアドレスをサンプリングし、QK と QK# のリード・クロックを生成するため に、CK および CK# ピンのシステム・クロックを使用します。アドレス・ポートはラ イトおよびリード動作のために共有されます。 ...

14

メモリ管理

メモリ管理

... 未使用中の物理ページを見つ ける 割り当てたページを0で埋める スレッドを中断 アクセスしたスレッ ドを再開 ページイン終了後 Y N 2次記憶(スワップ領域,ペー ジング領域) からページ内容を 読み込み (ページイン) ファイルマップ された領域. Y 対応するファイルからページ 内容を読み込み (ページイン).. readの 場合) • 実はプログラムコード(特に[r] ...

52

地域社会活動の「動機付け」のロジック

地域社会活動の「動機付け」のロジック

... ひっぱりガールズの活動 「地域デビュー体験動画」制作 モデルは隊員 市町村地域デビュー講座の標準教材として活用 YOUTUBE動画配信 主な内容 活動先の探し方ノウハウ 相談場所紹介 体験できる場所紹介... ひっぱりガールズリーダー村田綾 「いきいきフェスティバル」出演 楽しみ隊隊員とともにシニアのフェスで地域デビュ[r] ...

44

WAN接続クラスタ群をメモリ資源とする大容量メモリ提供システム

WAN接続クラスタ群をメモリ資源とする大容量メモリ提供システム

... は物理メモリを超えるサイズのデータを扱う場合に,ロ ーカルハードディスク上のスワップ領域にページ単位で スワップすることで,物理メモリサイズを超えた仮想メ モリ空間を実現する機構を搭載している。しかし近年, ローカルハードディスクを越える通信性能を持つネット ワークが出現しはじめたことから,ハードディスクでは なく,クラスタ上の遠隔マシンのメモリを仮想メモリ空 ...

8

メモリIPのタイミングの解析、外部メモリ・インタフェース・ハンドブック、olume 2、第10章

メモリIPのタイミングの解析、外部メモリ・インタフェース・ハンドブック、olume 2、第10章

... 仕様の処理部をキャリブレーションすることです。 メモリ・キャリブレーション図の決定には、アルテラの IP(ALTMEMPHY および UniPHY)キャリブレーション・アルゴリズムがキャリブレーションできるプロセス 変動に起因するさまざまなメモリ・パラメータの JEDEC 仕様の割合が含まれ、フル JEDEC 仕様に適用されます。 変動の残りの部分は、キャリブレーションできない電圧 ...

60

Linux 仮想メモリについて

Linux 仮想メモリについて

... 物理メモリと仮想メモリ • いままでの大抵の組込み機器プロジェクトで は物理メモリしか扱うことがなかった。 • 最近は組み込みシステムの規模の増大化に 伴ってLinuxやWindow CEなどPC向けOSの 流れを持つOSを使用することが多くなってき た。これらのOSは仮想メモリシステムを備え ている。 ...

38

Show all 10000 documents...

関連した話題