CALMアーキテクチャ（ISO21217）
RIETI - 人工物の複雑化と製品アーキテクチャ
... 2007 年 3 月 29 日 概 要 本論文は、製品アーキテクチャ概念の意義を、人間と人工物の分業・協業関係の展開過程 に伴う人工物の階層的複雑化という文脈の中で説明する。人工物の階層的複雑化の急速な進展 は、多数の部品からなる複雑な製品システムを登場させ、製品システムの全体開発と個々の部 品開発をどうコーディネートし、インテグレートするかを重要な課題として浮かび上がらせた。 製品開発に関する「開発標準型 vs. ...
29
RIETI - アーキテクチャの比較優位に関する一考察
... 尾 [2003]）。いずれにしてもこの場合、x 1 設計者と x 2 設計者の間のコミュニケーションは 一方向的となりやすい。 最後に､この例における正方行列 A がゼロでない数字でフルに詰まったような行列であ るなら、それに対応する製品は「インテグラル（擦り合わせ）アーキテクチャ」を持つ。 この場合、複数の設計者は、チームワークを発揮し、設計のコーディネーション（相互調 ...
25
Oracle Identity Managementの概要およびアーキテクチャ
... 同様に、データベース・セキュリティ機能（Enterprise User および Oracle Label Security）では、Oracle Internet Directory で定義されるユーザーとロールの手段が提 供されます。これらの 2 つのプラットフォームによって、プラットフォームそれ ぞれのネイティブ・セキュリティ機能を使ったアプリケーションを容易に開発[r] ...
13
IA-32 インテル® アーキテクチャ・ソフトウェア・デベロッパーズ・マニュアル
... ･ スペキュレーティブ・エグゼキューションは、プロセッサが、まだ解決されてい ない条件付き分岐の先にある命令を実行し、最終的に元の命令ストリームの順序 でその結果を出力する機能である。推論による実行を可能にするために、P6 ファ ミリ・プロセッサのマイクロアーキテクチャでは、命令のディスパッチや実行を 結果のコミットメントから切り離している。プロセッサのアウトオブオーダー実 行コア（ out-of-order ...
500
IA-32 インテル® アーキテクチャ・ソフトウェア・デベロッパーズ・マニュアル
... メモリ順序違反を検出したとき、パフォーマンスの面で厳しい制限を受ける。 PAUSE 命令は、コード・シーケンスが spin-wait ループになっているプロセッサにヒントを 提供する。プロセッサはこのヒントを使用して、大抵の状況におけるメモリ順序違反 を回避する。これにより、プロセッサのパフォーマンスは大幅に向上する。こうした 理由により、 PAUSE 命令をすべての spin-wait ループに配置することが推奨される。 PAUSE ...
432
ホワイトペーパー NVIDIA の次世代型 CUDA TM コンピュート アーキテクチャ Kepler TM GK110 史上最速 最高効率の HPC アーキテクチャ V1.0
... に供給し続けるかでした。Fermi アーキテクチャでは、 個別ストリームから 16 個のカーネルを起動できる並列性が確保されていましたが、最終的 にはこれらのストリームはすべてひとつのハードウェア・ワークキューへと集約されていま した。このため、現行ストリーム内の依存性のあるカーネルを全て完了してからでないと、 別ストリーム内の新規カーネルが実行できないといった、本来必要でないストリーム間の依 ...
24
SoC FPGA 選定におけるアーキテクチャの重要性
... f 詳細については、ホワイトペーパー「 Error Correction Code in SoC FPGA-Based Memory Systems 」( 英語版・PDF) を参照してください。 SoC FPGA の観点から見て、これにはメモリ・コントローラの一部としてだけでなく、 プロセッサのオンチップ・メモリ、キャッシュ、およびペリフェラル・バッファ内に 統合された ECC ( 誤り訂正符号 ) 保護が含まれます。ECC ...
47
RIETI - コーディネーション・システムとしての製品アーキテクチャ
... これに対してモジュール型アーキテクチャは、ユーザーと部品モジュールの間に翻訳機 能と部品間コ−ディネーションを担当する仕組みを挿入することで、ユーザーが担当して いた、部品間・機能間のコーディネーションという負担を大きく軽減した。このアーキテ クチャでは、製品が果たす機能と各機能が果たすべき製品動作が明確に定義され、実行す べき動作情報を各部品に伝達し、それを実行するために各部品が他部品にどんな動作を要 ...
31
UltraScale アーキテクチャ メモリ リソース ユーザー ガイド (UG573)
... 86 UltraRAM のエ ラ ー訂正符号.. 92 UltraRAM の属性.[r] ...
128
CMOS RF 回路（アーキテクチャ）とサンプリング回路の研究
... 低雑音 ＤＳＰ 変換器 ＡＤ 変換部 アンプ 発振器(VCO) 周波数 復調 １．CMOS RF回路 高い周波数の入力信号を低い周波数に変換 無線通信システムの受信部 アンテナ... １（ｂ） リング発振器を用いたVCO回路 （Voltage Contorolled Oscillator）..[r] ...
60
システム必要条件--Linux（Intelアーキテクチャ）版SAS Foundation
... 含まれる SAS プロダクト（SAS Retail Intelligence Architecture Data Integration Server） 含まれる SAS プロダクトは個々にライセンスされていない限り、SAS Retail Intelligence Architecture Data Integration Server における使用のみに制限されて[r] ...
72
WindowsでのOracle Database 11gアーキテクチャ
... Windows 上で多数のデータベース接続ユーザーをサポートするために、多くの活 動が実施されてきました。Oracle7 バージョン 7.2 の時代に、すでに本番環境で Windows NT 上の単一データベース・インスタンスへの同時接続が 1,000 を超える 顧客がいました。時が経過するにつれユーザー数は増加し、2,000 を優に上回る ユーザーが本番環境の単一ノード上の単一データベース・インスタンスに同時接 ...
13
智美塾 ゆもつよメソッドのアーキテクチャ
... テストアーキテクチャ設計の アウトプット テストタイプ、テストカテゴリ 仕様項目（テスト条件） テスト設計方針 主なテストケース条件 機能テスト 入力 ・設定のチェック（自動ON/OFF,更新 ...
9
Amazon Aurora for PostgreSQL アーキテクチャ・特長と移行
... DynamoDB, Amazon SWF, Amazon Route 53 といった 他のAWS のサービスを管理・ 監視のために利用 Amazon RDS プラットフォームを利用し、 マネージドサービスとして実現。運用・管理 機能をオフロード Amazon DynamoDB Amazon SWF Amazon Route 53 Logging + Storage[r] ...
51
AWS によるマイクロソフトアーキテクチャの最適化
... まとめ • AWS は、マイクロソフトアーキテクチャに最適化された幅広いス ケーラブルなサービスを提供 • AWS クイックスタートリファレンスでは、セキュリティと可用性 に関するベストプラクティスにしたがってActive Directoryや SQL Serverなどのワークロードをデプロイ可能 ...
56
計算機アーキテクチャ
... 実際のハードウェア構成 ３種類の基本的なハードウェアから成る プロセッサ、メインメモリ、入出力装置 バス ：データの通り道 第３回 計算機アーキテクチャ 11 プロセッサ メインメモリ 内部装置 インタフェース 外部 バス 内部 バス I/O ファイル 装置... Core i7の外見[r] ...
35
rcp-add-01:アーキテクチャ設計書
... 載します。 この文書の目的、利用対象 を説明します。 本書はWeb注文管理システムのアーキテクチャ（全体の構 造、共通メカニズム、その他、設計・実装上の制約等）を説 明しています。 ...
18
システムLSIとアーキテクチャ技術 （part II：オンチップ並列 アーキテクチャ）
... 32人で1つの椅子を争う VS.. ブロックサイズと ミスの割合 Hennessy & Patterson Computer Architectureより.. ブロックサイズと 平均アクセス時間 Hennessy & Patterson Computer Architectureより.. と番号を付ける L2・L3キャッシュの 局所ミス率は L1[r] ...
34
アーキテクチャ
... まとめ • ソフトウェアアーキテクチャ＝ソフトウェアの論理的な構成 • システムアーキテクチャ＝コンポーネントがどのように異な るマシンに配置されるか • アーキテクチャのスタイル ...
21
IA-32 インテル(R) アーキテクチャ・ソフトウェア・ デベロッパーズ・マニュアル、上巻：基本アーキテクチャ
... • ターゲットからフェッチされた命令のデコードに時間がかかる。 • 分岐または分岐ターゲットがキャッシュ・ラインの中間にあるために、デコード帯域幅が浪費 される。 実行トレース・キャッシュがデコード済みの命令を格納することで、これらの問題に対処できる。命 令は、トランスレーション・エンジンによってフェッチされてデコードされ、トレースと呼ばれる 一連の µops に変換される。µops ...
418