超低消費電力回路／アーキテクチャ
AD9833: 低消費電力 20 mW 2.3 〜 5.5 V プログラマブル波形発生器
... グラウンドとレイアウト AD9833 を実装するプリント回路ボードは、アナログ部とデジ タル部を分離して、ボード内でそれぞれをまとめて配置するよ うに設計してください。こうすれば、簡単に分離できるグラウ ンド面を使用できるようになります。最適なシールディングが 得られるため、グラウンド面には最小限のエッチング技術を使 用することが一番です。デジタルとアナログのグラウンド面は、 一個所のみで接続します。 AD9833 が ...
20
くべき取組として サイバー空間関連の基盤技術の強化 ( エッジコンピューティング等 ) や フィジカル空間関連の基盤技術の強化 ( 超小型 超低消費電力デバイス等 ) が挙げられている 未来投資戦略 2017 ( 平成 29 年 6 月閣議決定 ) では イノベーション ベンチャーを生み出す好循環シ
... 時点でも論文数・特許出願件数においてシェア平均 20%を占めており、研究開発においては NEDO の「低炭素社会を実現する超低電圧ナノエレクトロニクスプロジェクト」で超低消費電 力の不揮発性メモリの開発、 「ノーマリーオフコンピューティング基盤技術開発」にて不揮発 ...
17
LSI間を高速･高密度･低消費電力で接続するシリコンフォトニクス光トランシーバー
... を採用した。 （7） Geは広い吸収帯域を有し，Si上にエ （注2） p型半導体とn型半導体でi型半導体を挟んだ接合構造。 者らが提案するブリッジ構造では，上述のとおり 電子回路チップと高速信号・電源の供給源となる パッケージ基板をバンプにより面同士で接続して いるため，二次元的な高密度接続が可能となる。 また，ワイヤ（1 ∼数mm長）に比べてバンプ（数 10 µm長）と短距離での接続が可能となるため，良 ...
8
CMOS RF 回路（アーキテクチャ）とサンプリング回路の研究
... 低雑音 ＤＳＰ 変換器 ＡＤ 変換部 アンプ 発振器(VCO) 周波数 復調 １．CMOS RF回路 高い周波数の入力信号を低い周波数に変換 無線通信システムの受信部 アンテナ... １（ｂ） リング発振器を用いたVCO回路 （Voltage Contorolled Oscillator）..[r] ...
60
ADXL335: 小型、低消費電力、3 軸、±3 g 加速度センサー
... 動作原理 ADXL335 は、加速度計測に必要な機能をすべて備えた完全 3 軸 加速度計測システムで、計測範囲は最小±3 g です。ポリシリコ ン表面マイクロマシン・センサーとシグナル・コンディショニン グ回路を内蔵することにより、オープンループ加速度測定アーキ テクチャを実現しております。出力信号は、加速度に比例するア ナログ電圧です。この加速度センサーは、動き、衝撃、振動によ ...
14
LM193/LM293/LM393/LM 回路入り低動作電圧低オフセット電圧コンパレータ
... アプリケーションの範囲には、リミット・コンパレータ、簡潔な A/D コンバータ、パルス波形の整形、ディレイタイム・ジェネレータ、広 帯域 VCO、MOS クロック・タイマ、マルチバイブレータ、高電圧 ロジック・ゲートなどがあります。LM293 シリーズは、TTLと CMOS が直接インタフェースできるように設計されています。パルスと負電 源の両方で動作させた場合、LM293 シリーズは MOS ロジックと ...
17
ガスセンシング用低消費電力型（＜ 1 W）中赤外量子カスケードレーザ
... そこでまず活性層としては、高利得が期待できる、上記 垂直遷移型活性層構造を用いた。次にデバイス構造として は、我々は従来、メサ導波路をドライエッチングで形成し、 その側面上に誘電体絶縁膜を成膜して電流狭窄したダブル チャンネル（Double Channel: DC）構造 （14） を用いてきた。 本構造は、半導体層成長が1回で済み、作製が容易である反 面、絶縁膜狭窄のため放熱性が悪く、さらに導波損が大き ...
5
1 薄膜 BOX-SOI (SOTB) を用いた 2M ビット SRAM の超低電圧 0.37V 動作を実証 大規模集積化に成功 超低電圧 超低電力 LSI 実現に目処 独立行政法人新エネルギー 産業技術総合開発機構 ( 理事長古川一夫 / 以下 NEDOと略記 ) 超低電圧デバイス技術研究組合(
... LSI に混載できるキャッシュメモリ容量は、今後も増大すると予想されています。今回、微細 化による高密度化のアプローチとは異なり、多値化による高密度化を狙った開発を行い、製造コス ト増を抑制しながら、スピン注入型 MRAM の大容量化が可能であることを示すことができました。 本研究は、平成 22 年度経済産業省産業技術研究開発委託費「低炭素社会を実現する超低電圧デ ...
5
超低消費電力、レール・ツー・レール出力、完全差動アンプ
... オーディオ性能 THS4531Aは、非常に低い静止電力で優れたオーディオ性能を 発揮します。オーディオ帯域での性能を示すため、オーディオ・ア ナライザを使用してデバイスをテストしました。THD+NおよびFFT 試験を1Vrmsの出力電圧で実行しました。2.7Vと5Vのどちらの電 源でも性能は同じです。使用した測定回路を図82に示し、アナラ イザの性能を図83および図84に示します。FFTプロットでは、高 ...
45
1.1nV/√Hz の低ノイズ、低消費電力、高精度 オペアンプ、小型 DFN-8 パッケージ datasheet (Rev. A)
... TIによるTIリソースの提供は、TI製品に対する該当の発行済み保証事項または免責事項を、拡張、またはどのような形でも変更するものではなく、これら のTIリソースを提供することによって、TIにはいかなる追加義務または責任も発生しません。TIは、自社のTIリソースに訂正、拡張、改良、および、その他 の変更を加える権利を留保します。TIは、特定のTIリソース用に発行されたドキュメントで明示的に記載されている以外のテストを実行していません。 ...
36
情報処理学会研究報告 IPSJ SIG Technical Report Vol.2014-ARC-211 No /7/28 リアルタイム消費電流計測機能を活用する低消費電力 FPGA アクセラレータ 近藤秀弥 1 手塚宏史 1 稲葉真理 1 FPGA アクセラレータの電力最適化のために
... †1 東京大学 University of Tokyo 力最適化は改良の余地をのこしていると考えられる。 これらの適化が十分議論されない原因の一つとして FPGA の動的電力の消費は内部ロジック、SRAM、 I/O など多岐に渡る点や静的電力と異なり動的電力 の解析は実際のデータを入力して動かしてみないと 厳密にはわからないといった点が挙げられる。 我々は、FPGA ...
6
アウトライン トラフィック抑制型アドホックネットワークの必要性 研究目的 超低消費電力化効果の総合評価の枠組み 提案方式 トラフィック抑制型アドホックネットワーキング方式 自己同期型パイプラインによるデータ駆動チップマルチプロセッサ (CMP) プラットフォーム 総合評価 の消費電力の評価 トラフィ
... 待機時には1/100程度に削減できる。（vs. 従来型プラットフォームにおける待機時） 総消費電力として1/200程度の削減効果が見込める評価結果を得た。 →研究開始当初に想定した、ネットワークプロセッサXScaleを基準とすれば、 当初目標とした数百分の一程度の超低消費電力化が達成されたと考えている。 ...
20
シリコン超集積化システム第165委員会 プログラマビリティを実現する アーキテクチャとその進化
... 3 PLDの歴史は案外古く、70年代に用いられたバイナリジャンクショントランジスタを用いた ヒューズ型のSPLDに遡ります。この型のSPLDは、単純なAND-OR構造の結線を外部から ヒューズを切断することによってプログラムしました。小規模で再プログラムができなかったが、 高速で、当時のディジタルICの主流であったTTL (Transistor Transistor Logic) の74シリー ...
45
Signal-Suppression Feed Forwardを用いた広帯域LNAの低消費電力 ノイズキャンセル技術
... Q & A 43 Q. 従来回路との利得の性能差はどのようになっているか A. 従来回路はアンプ段+ノイズキャンセル段の二箇所で信号増幅を行っているのに対し、提案回路では信 号抑制技術によりノイズキャンセル段の増幅は行わず、アンプ段の増幅のみとなるため、利得は従来回 路のほうが高性能となる。 ...
44
Zynq UltraScale+ MPSoC で圧倒的な低消費電力と柔軟性を実現 (WP470)
... ため、 消費電力を さ ら に細か く 制御で き ます。 APU の Cortex-A5 プ ロ セ ッ サはそれぞれ電力をゲー ト 制御で き ますが、 RPU の 2 つの Cortex-R5 プ ロ セ ッ サ は同時にゲー ト 制御 さ れ、 GPU のピ ク セルおよ びジオ メ ト リ プ ロ セ ッ サは個別にゲー ト 制御 さ れます。 RPU と 密結合 メ モ リ お よ ...
14
FPGA と SoC FPGA および SoC 製品ファミリ低消費電力 実績のあるセキュリティ 優れた信頼性
... 認定を取得しています。フラッシュ アーキテクチャを採用し、業界で最も信頼性が高く消費電力が小さい FPGA と SoC FPGA を提供しています。軍用 FPGA は IGLOO2、ProASICPlus、ProASIC3/EL デバイスファミリで、SoC FPGA は SmartFusion2、 SmartFusion、Fusion デバイスファミリで提供しています。一般的な FPGA ...
28
ADV7390/ADV7391/ADV7392/ADV7393: SD ／ HD低消費電力、チップ・スケール、10 ビットビデオ・エンコーダ
... ダブル・バッファリング サブアドレス0x33、ビット7（ED/HD） サブアドレス0x88、ビット2（SD） ダブル・バッファ・レジスタは、フィールドごとに 1 回更新さ れます。ダブル・バッファリング方式の場合、レジスタ設定の 変更は、アクティブ・ビデオ期間中は行わず、次のフィールド のアクティブ・ビデオ開始前に有効となるため、性能全体が向 上します。 ダブル・バッフ[r] ...
96
LM6172 デュアル高速低消費電力、低歪み電圧帰還アンプ
... 従って、ソケットを使用せず、アンプを直接基板にハンダ付けする と良いでしょう。 プローブの使用 アクティブ・プローブ (FET) は広い帯域幅、高いインピーダンス、 低入力容量であるため、高周波数に向いています。しかし、プ ローブのグラウンド線は長いグラウンド・ループになるため、測定エ ラーを引き起こす可能性があります。そこで、プローブのグラウン ド線とフックチップを取り外し、プローブ・ジャックを使用してグラウ ...
21
公開 資料 5-1 超低消費電力型光エレクトロニクス 実装システム技術開発 ( 中間評価 ) ( 平成 24 年度 ~ 平成 33 年度 10 年間 ) プロジェクトの概要 ( 公開 ) NEDO IoT 推進部 平成 29 年 9 月 28 日 超低消費電力光エレクトロニクス実装システム技術開発中
... ②光エレクトロニクス実装システム化技術の開発 光電子集積サーバ等の実現に向けた 最適なアーキテクチャの明確化、 および 統合化技術の開発 • 光電子集積デバイス： 低消費電力 1mW/ Gbps （１／１０）、小型（１／１００以下） • 光電子集積サーバボード要素技術：低消費電力（３割減）、多種LSI集積、DCで運用可能 ...
58
グリーンコンピューティングのための低消費電力マルチコア技術 「特技懇」誌のページ（特許庁技術懇話会 会員サイト）
... ハードリアルタイム処理（デッドラインを確実に守らなけ ればならない処理）が必要となり、この場合、ミスヒット するとメモリアクセス時間が長くなりデッドラインを守れ ない可能性のあるキャッシュメモリは使用できない。そこ で、データの転送をソフトウェアで明示的に行い動作を厳 密に制御できるローカルメモリ、分散共有メモリ及びその データ転送のためのDMA（前述のDTU）の利用が必要とな ...
12