超低消費電力メニーコア
超低消費電力、レール・ツー・レール出力、完全差動アンプ
... オーディオ性能 THS4531Aは、非常に低い静止電力で優れたオーディオ性能を 発揮します。オーディオ帯域での性能を示すため、オーディオ・ア ナライザを使用してデバイスをテストしました。THD+NおよびFFT 試験を1Vrmsの出力電圧で実行しました。2.7Vと5Vのどちらの電 源でも性能は同じです。使用した測定回路を図82に示し、アナラ イザの性能を図83および図84に示します。FFTプロットでは、高 ...
45
AD9833: 低消費電力 20 mW 2.3 〜 5.5 V プログラマブル波形発生器
... チップにノイズが混入する可能性があるため、 AD9833 の下に デジタル・ラインを通さないようにしてください。アナログ・ グラウンド面は、ノイズの混入を回避するため、 AD9833 の下 を通します。 AD9833 への電源ラインには、低インピーダン ス・パスを実現して、電源ラインへのグリッチの影響を減らす ため、できるだけ大きなトラックを使用します。クロックなど の速いスイッチング信号はデジタル・グラウンドで絶縁して、 ...
20
FPGA と SoC FPGA および SoC 製品ファミリ低消費電力 実績のあるセキュリティ 優れた信頼性
... ProASIC3 ファミリ: ProASIC3/E FPGA CPLD を置き換える低密度 FPGA ProASIC3 シリーズ フラッシュFPGA は、今日最も要求が厳しいボリューム アプリケーションのために消費電力、性能、密度、機能を飛躍的に 進歩させた製品です。ProASIC3 デバイスは Arm Cortex-M1 ...
28
ADV7390/ADV7391/ADV7392/ADV7393: SD ／ HD低消費電力、チップ・スケール、10 ビットビデオ・エンコーダ
... ダブル・バッファリング サブアドレス0x33、ビット7（ED/HD） サブアドレス0x88、ビット2（SD） ダブル・バッファ・レジスタは、フィールドごとに 1 回更新さ れます。ダブル・バッファリング方式の場合、レジスタ設定の 変更は、アクティブ・ビデオ期間中は行わず、次のフィールド のアクティブ・ビデオ開始前に有効となるため、性能全体が向 上します。 ダブル・バッフ[r] ...
96
スピントランジスタの基本技術を開発 ― 高速・低消費電力、メモリにもなる次世代半導体 ―
... スピンMOSトランジスタの基本技術を開発 ― 高速・低消費電力、不揮発の次世代半導体 ― 本資料は、本年米国ボルチモアで開催のIEDM（International Electron Devices Meeting 2009）における当社講演 “Read/Write Operation of Spin-Based MOSFET Using Highly Spin-Polarized ...
20
1 薄膜 BOX-SOI (SOTB) を用いた 2M ビット SRAM の超低電圧 0.37V 動作を実証 大規模集積化に成功 超低電圧 超低電力 LSI 実現に目処 独立行政法人新エネルギー 産業技術総合開発機構 ( 理事長古川一夫 / 以下 NEDOと略記 ) 超低電圧デバイス技術研究組合(
... 本技術を適用した超低電力 LSI は、機器組み込み用や自動車用など様々な用途に使われるマイコ ン、超低電力動作を活かしたユビキタスセンサネットワークなどへの応用が期待されます。今後も 実用化を目指して、研究開発を進めてまいります。 本研究は、平成 22 ...
5
LSI間を高速･高密度･低消費電力で接続するシリコンフォトニクス光トランシーバー
... ニクス光トランシーバー技術について説明する。光トランシーバーの小型・高密度化， 低消費電力化には，光素子，駆動回路の高性能化に加え，高品質な電源，信号を供給で きる実装構造が重要である。筆者らは，ワイヤー接続不要で高密度集積が可能なブリッ ジ実装構造を提案し，本構造に基づいた光・電子素子などを設計し，Siフォトニクス光 ...
8
最近の CPU (ARM の一種 ) Nvidia 社製 Tegra 3 の省電力技術 4-PLUS-1 メインである 4 つのコアに加え 低性能 低消費電力のコンパニオンコアを状況に応じて活用する技術 端末のパフォーマンスが必要なときは 4 つのコアから必要な数のコアを使い 不要なときは低消費電力
... ニオンコア を状況に応じて活用する 技術。 – 端末のパフォーマンスが必要なときは4 つのコアから必要な数のコアを使い、不 要なときは低消費電力のコンパニオンコ アだけで動作して全体の消費電力を削 ...
56
Zynq UltraScale+ MPSoC で圧倒的な低消費電力と柔軟性を実現 (WP470)
... ま と め 次世代プ ロ ジ ェ ク ト に最適なエンベデ ッ ド プ ラ ッ ト フ ォーム を選択する場合、 制約の多い ASSP SoC に執着する必要はあ り ま せん。 Zynq UltraScale+ MPSoC は、 真のマルチプ ロ セ ッ サ ハー ド ウ ェ ア と 柔軟なアーキテ ク チ ャ を備えてお り 、 複数の電源 ド メ イ ン と ゲー ト 制御可能な電源ア イ ラ ン ド に よ っ ...
14
XD6506 シリーズ JTR 超低消費電流レギュレータ ( スタンバイ機能付き ) 概要 AEC-Q100 Grade2 XD6506 シリーズは 0.8uA(TYP.) の超低消費電流を実現した CMOS プロセスの正電圧レギュレータ IC です IC は基準電圧源 誤差増幅器
... 出力安定化コンデンサ(C L )は、セラミックコンデンサ等の低 ESR のコンデンサに対応しています。 電流フォールドバック(フの字)回路は出力端子の短絡保護として動作します。 CE 機能によりレギュレータの出力をオフさせスタンバイモードになります。スタンバイモード時には消費電流を大幅に低減します ■用途 ...
24
アウトライン トラフィック抑制型アドホックネットワークの必要性 研究目的 超低消費電力化効果の総合評価の枠組み 提案方式 トラフィック抑制型アドホックネットワーキング方式 自己同期型パイプラインによるデータ駆動チップマルチプロセッサ (CMP) プラットフォーム 総合評価 の消費電力の評価 トラフィ
... • 電源電圧[V]および電流[A]をデジタル化（※）した値および入出力データの総量[token]を、周 期的（※ ）にサンプリングし、タイムスタンプとともに記録する。 ※設計時点で入手可能であった12bit-12.5MHzのアナログ・デジタル変換器を用いた。 • UDP/IP処理時とスタンバイ時の消費電力の実時間観測を可能とした。 ...
20
情報処理学会研究報告 IPSJ SIG Technical Report Vol.2014-ARC-211 No /7/28 リアルタイム消費電流計測機能を活用する低消費電力 FPGA アクセラレータ 近藤秀弥 1 手塚宏史 1 稲葉真理 1 FPGA アクセラレータの電力最適化のために
... †1 東京大学 University of Tokyo 力最適化は改良の余地をのこしていると考えられる。 これらの適化が十分議論されない原因の一つとして FPGA の動的電力の消費は内部ロジック、SRAM、 I/O など多岐に渡る点や静的電力と異なり動的電力 の解析は実際のデータを入力して動かしてみないと 厳密にはわからないといった点が挙げられる。 我々は、FPGA ...
6
Last Saved: 2010/04/24 22:17 / Edit: 1 特長 低入力オフセット電圧 : 50 µv max 低入力オフセット電圧ドリフト : 0.6 µv/ C max 超低バイアス電流 : 100 pa max 超高オープンループゲイン : 2000 V/mV min 低電源
... OP297 は高精度性能を省スペースの産業界標準 8 ピン SOIC に 収納した初めてのデュアルオペアンプです。デュアル OP297 は 高性能、低消費電流、超低入力バイアス電流と３つの特性が揃 っており、幅広い分野のアプリケーションで有効に利用できま す。 ...
14
ADP151: 超低ノイズ 200 mA CMOS リニア・レギュレータ
... 信頼度の高い動作を保証するためには、ADP151 のジャンクショ ン温度が 125°C を超えないようにする必要があります。ジャンク ション温度をこの最大値より低く維持するためには、ジャンクシ ョン温度の変化に寄与するパラメータを知っておく必要がありま す。これらのパラメータとしては、周囲温度、パワー・デバイス の消費電力、ジャンクション―周囲間の熱抵抗(θ JA )などがありま す。θJA 値は、 ...
21
反強磁性体で世界最大の自発磁気効果をもつ低消費電力磁気メモリ材料：反強磁性体におけるワイル粒子の発見
... ① 研究の背景 スマートフォンやタブレットなどのモバイル端末のメインメモリとして主に利用されている 揮発性メモリは、 CPU から直接アクセスできる記憶素子で、記憶保持に大きな電力を消費しま す。近年、次世代メモリとしてより高速で記憶保持に電力を消耗しない不揮発性メモリの開発 が盛んに行われています。なかでも、強磁性体材料を用いた不揮発性メモリは磁気の方向を記 録する「磁気メモリ」で HDD ...
8
グリーンコンピューティングのための低消費電力マルチコア技術 「特技懇」誌のページ（特許庁技術懇話会 会員サイト）
... ハードリアルタイム処理（デッドラインを確実に守らなけ ればならない処理）が必要となり、この場合、ミスヒット するとメモリアクセス時間が長くなりデッドラインを守れ ない可能性のあるキャッシュメモリは使用できない。そこ で、データの転送をソフトウェアで明示的に行い動作を厳 密に制御できるローカルメモリ、分散共有メモリ及びその データ転送のためのDMA（前述のDTU）の利用が必要とな ...
12
LP2985 マイクロパワー150mA 低ノイズ、超低ドロップアウト・レギュレータ(SOT-23 およびmicro SMD パッケージ) 超低ESR 出力コンデンサが使用可能
... Note 2: SOT-23 パッケージのピン 3、ピン 4、または、micro SMD パッケージのピン 5、ピン 2 の ESD 耐圧は 1kV です。 Note 3: 最大許容消費電力は、最大接合部温度 T J (MAX)、接合部 - 周囲間熱抵抗θ JA 、周囲温度 T A の関数です。 任意の周囲温度での最大許容消費 電力は次式から求めます。 ただし、SOT-23 ...
22
ADXL354/ADXL355: 低ノイズ、低ドリフト、低電力 3 軸 MEMS 加速度センサー
... リファレンスにする必要があります。0 g バイアス出力は、通常 V 1P8ANA /2 に等しくなります。ADXL354 とレシオメトリック ADC （アナログ・デバイセズ製の AD7682 など） を V 1P8ANA で使用して、 電圧リファレンスを提供することを推奨します。この構成を使用 することで、わずかな電源変動による誤差が打ち消されます。 ADXL354 では、2 種類のフィルタ処理を使用しています。約 1.5 kHz ...
44
くべき取組として サイバー空間関連の基盤技術の強化 ( エッジコンピューティング等 ) や フィジカル空間関連の基盤技術の強化 ( 超小型 超低消費電力デバイス等 ) が挙げられている 未来投資戦略 2017 ( 平成 29 年 6 月閣議決定 ) では イノベーション ベンチャーを生み出す好循環シ
... 平成 42 年（2030 年）以降を見据えたポストムーア時代のコンピューティング技術として、既 存技術の延長線上にない技術を開発することで、高速化と低消費電力化を両立するコンピューテ ィング技術、次世代データセンタ技術、セキュリティ基盤技術の確立を目指す。また、必要に応 じ、長期間の開発を行うに先だって、技術開発の方向性や目標の確度を高めること等を目的とし、 ...
17
Signal-Suppression Feed Forwardを用いた広帯域LNAの低消費電力 ノイズキャンセル技術
... Q. メインアンプ段、ノイズキャンセル段での増幅優先と消費電力のトレードオフは考えているか A. メインアンプ段で優先的に増幅を行い、ノイズキャンセル段の増幅を抑えることで消費電力を抑える提案 です。なので、ノイズキャンセル段に多少の信号増幅を任せ、メインアンプの消費電力を抑える方向の検 討は行えておりません。 ...
44