1・2次元テクスチャメモリ
質感認知研究のための実験手法：テクスチャ合成による3次元形状の生成
... 手法で合成することはできない（Figure 1, 中央上）。一 方で，Portilla & Simoncelli （2000）によるテクスチャ合成 の手法では，Heeger & Bergen （1995）の手法と同様に周 波数フィルタによって元画像を分解するが，より元画像 に近い特徴を保持している。具体的には，各サブバンド 成分のヒストグラム統計量を保つだけでなく，近傍の周 ...
10
Xeon E v2（Ivy Bridge-EP）搭載システムのメモリパフォーマンス
... す。DDR3 メモリ（800～2133 MHz）用の範囲において、1866 MHz は最後から 2 つ目のレベルです。 先行世代の Nehalem-EP、Westmere-EP、Sandy Bridge-EP のメモリアーキテクチャーで実証済みの主要機 能は維持されています。プロセッサには、オンチップメモリコントローラが搭載されており、各プロセッサ ...
21
情報処理学会研究報告 IPSJ SIG Technical Report Vol.2013-CVIM-187 No /5/30 多視点ステレオに基づく最適テクスチャ選択による 3D シーン抽出 西谷昴 越後富夫 本研究は, 移動カメラからマルチビューステレオによって再構成した 3 次元
... MVS は, 撮影画像とカメラパラメータから撮影対象の 3 次元形状を推定する手法である. 本研究で使用した, Patch-based Multi-view Stereo(PMVS) は特徴領域拡張に基づいた手法である. まず, 特徴点を抽 出し, 特徴点を中心とした探索窓を作る. 次に, 類似度を 用いて探索窓同士のマッチングを行い, マッチングされた 探索窓を小領域のパッチとして 3 次元に復元する. ...
8
JAIST Repository: 任意形状をもつオブジェクトの配置によるテクスチャ生成
... テクスチャの生 成 では，模 様の要 素 となるオブジェクトの配 置が品質を決めるひとつの要素となる．このようなテクスチャの 制 作 で，非 周 期 的 なオブジェクトの配 置 を要 する場 合 は，単 純なタイリングが使えないため，作業が多くなり，負担が大きい． 私たちは，この非周期的な模様の制作に関して，作業量を減 らす仕 組 みを提 供する．本 研 究では，重ならない領 域 を指 定 ...
7
超臨界流体を利用したBi4Ti3O12強誘電体メモリ用三次元キャパシタ形成プロセスの開発
... 審 査 の 結 果 の 要 旨 氏 名 趙 煜 FeRAM（Ferroelectric Random Access Memory）は，読み書きに要するエ ネルギーが少なく，高速に動作する不揮発性メモリであり，非接触式 IC カード などに実装されている。さらなる微細化・高集積化の要請に応えるため，高ア スペクト比トレンチ構造を持つ三次元キャパシタを形成するプロセスの開発が ...
2
メモリ
... 8Gバイト（別途ご購入されたもの） 8Gバイト（別途ご購入されたもの） 合計16Gバイト このパソコンはデュアルチャネルに対応しています。 デュアルチャネルとは、同容量の2枚のメモリに同時 にアクセスすることで、メモリのデータ転送性能を高 速化する技術のことです。 ...
10
2 次元設計ツールと SOLIDWORKS は アプローチが根本的に異なります 2 次元設計ツールでは 2 次元環境で設計します SOLIDWORKS では 3 次元環境で設計し 3 次元モデルから 2 次元図面を作成します ドラフト作成 コンピュータ支援設計 (CAD) ソフトウェアパッケージは
... 部品とアセンブリ アセンブリが個々の部品で構成されるように、SOLIDWORKSの部品は個別のフィーチャーで 構成されます。 部品で作成する1つ目のフィーチャーがベースになります。このフィーチャーが他のフィー チャーを作成する際の基本になります。ベース フィーチャーには、押し出し、回転、スイ ープ、ロフト、サーフェスの厚み付け、板金のフランジなどがありますが、 最も基本とな るベース ...
8
メモリIPのタイミングの解析、外部メモリ・インタフェース・ハンドブック、olume 2、第10章
... メガファンクションはスタンド・アロン・デザインとしてインスタンス化する時に、 Synopsys Design Constraints File （.sdc）には <phy_variation_name>_ddr_timing.sdc の名 前があります。 すべての ALTMEMPHY メガファンクションのタイミング・パスのタイミング・マージ ンを解析するには、TimeQuest タイミング・アナライザの Report DDR ...
60
フラッシュメモリ
... 保護技術です。コントローラとフラッシュメモリという独立した二重のセキュリティで、機器認証、不正複製SDメモリカード対策 （アンチ ・クロー二ング） を可能にしました。それにより、 「SeeQVault™」 対応のSDメモリカード・外付けハードディスクなどのメディアがあれ ば、ユーザは高度なセキュリティ環境の中で、デジタルコンテンツを好きな再生デバイスで視聴できます。今後、プレミアム動画、ゲー ...
20
2次元バーコードリーダー
... 個のゼロを 1 桁目としてエンコードする GS1 DataBar と GS1 DataBar Limited では、先頭の「010」が取り除かれ、バーコードは EAN/JAN-13 として転送されます。 2 個以上 6 個未満の「0」で開始されるバーコードでは、先頭（AI 含む）の「0100」が取り除かれ、バーコ ードは UPC-A ...
97
2次元バーコードリーダー
... 2 個以上 6 個未満の「0」で開始されるバーコードでは、先頭（AI 含む）の「0100」が 取り除かれ、バーコードは UPC-A として転送されます。システムキャラクタとカントリ ーコードを転送する「UPC-A プリアンブル（国コードと NS） 」パラメータは、変換後の バーコードに適用されます。システムキャラクタとチェックデジットは両方とも取り除 かれないことに注意してください。 ...
89
JAIST Repository: Poisson-Disk Sampling を用いた対話的離散エレメントテクスチャ生成
... 表 1: 図 6 のパラメータ設定． ントを分布させたい領域を矩形／ポリゴン領域指定ツール 等を用いて指定し，”塗りつぶし”の要領でエレメントを分 布させる．Multi-Class の場合は複数のエレメントを選択 しておく．またユーザは分布させたエレメントに対して， マウスドラッグで移動させたり，参照画像を変更したりと いった編集が可能である．現在は開発途上であるが，大量 ...
6
JAIST Repository: モルフォロジーにおける構造要素の GA による最適化とテクスチャ解析への適用
... 社団法人 情報処理学会, 山本慎一／小谷一孔, 情報処 理学会研究報告 : コンピュータビジョンとイメージメ ディア, 19985, 1998, 57-64. ここに掲載した著作 物の利用に関する注意: 本著作物の著作権は（社）情 報処理学会に帰属します。本著作物は著作権者である 情報処理学会の許可のもとに掲載するものです。ご利 用に当たっては「著作権法」ならびに「情報[r] ...
9
高度なメモリ管理プログラミングガイド ( i 5.1)
... to ARC Release Notes 』を参照してください。 iOS用のコードを開発するのであれば、メモリ管理の機構を明示的に使わなければなりません（この ガイドの主題）。さらに、ライブラリルーチンやプラグイン、共有コード（ガベージコレクションを するプロセス、しないプロセスのどちらにもロードされうるコード）を開発するのであれば、このガ ...
28
メモリの選択、外部メモリ・インタフェース・ハンドブック、Volume 2、第1章
... 幅を必要として、最小の 1 つのライトおよび 1 つのリードの動作を維持することが できなければなりません。これにより、ヘッダが変更された場合、より多くの帯域 幅が必要です。メモリの帯域幅の要件は、メモリの選択の重要な因子です（表 1–3 を参照）。例としては、バッファ・メモリとして RLDRAM II を使用する単純な 1 次の ...
15
取扱説明書 THIR-6000 シリーズ THIR U THIR-6000H -6000HU THIR-6000DM -6000DM-U ハンドヘルド 1 次元 /2 次元イメージリーダ 2014 年 7 月 2 日 第 8 版
... 7.6 PLC リンク【RS-232C タイプ専用機能】 PLC リンクを使用すると、RS-232C インターフェースを通して、シンボルの読み取り結果を PLC （プログラマブルロジックコントローラ)内部のデータメモリへ直接書き込むことができます。 PLC リンクの使い方は、別冊の「PLC リンク接続マニュアル」を参照ください。 ...
40
メモリの選択、外部メモリ・インタフェース・ハンドブック、Volume 2、第1章
... パケットが PHY/ フレーマ・デバイスからスイッチ・ファブリック・インタフェース に横断するように、これらは、混雑を避けるために、データ・パス・デバイス・プ ロセスがヘッダを処理する（デスティネーションの決定、パケットの分類、および 課金の統計情報の格納）間に、メモリにバッファされ、ネットワークへのパケット のフローを制御します。通常、DDR/DDR2/DDR3 SDRAM および RLDRAM II ...
14
支援財団研究活動助成 生体超分子を利用利用した 3 次元メモリデバイスメモリデバイスの研究 奈良先端科学技術大学院大学物質創成科学研究科小原孝介
... 小原孝介 他 他 他 他 : STARC フォーラム フォーラム フォーラム フォーラム / シンポジウム シンポジウム シンポジウム シンポジウム 2008, パシフィコ パシフィコ横浜 パシフィコ パシフィコ 横浜 横浜 横浜 , 2008 年 年 年 年 7 月 月 月 月 4) 「 「「 「 High-k 膜 膜 膜 膜を を を利用 を 利用 利用 利用した したバイオ した した バイオ バイオ系 バイオ 系 系 ...
11
ISim ハードウェア協調シミュレーション : Spartan-6 メモリ コントローラーおよびオンボード DDR2 メモリ
... 手順 1 : MIG ツールを使用したデザインの生成 Spartan-6 FPGA には、エンベデッド マルチポート メモリ コントローラー ブロック (MCB) が含ま れており、外部 DDR メモリとの簡単で確実なインターフェイスを提供します。CORE Generator に含まれる Memory Interface Generator (MIG) ツールを使用すると、MCB ...
27
外部メモリ・インタフェース・ハンドブック Volume 3: アルテラ・メモリ・インタフェースIPの実装; セクション I. DDR およびDDR2 SDRAM 高性能コントローラ およびALTMEMPHY IP ユーザーガイド
... フェース上の各リードまたはライト要求が 1 つの SDRAM リードまたはライト・コマ ンドにマップされます。 コントローラはメモリのバースト・レングス 4 を使用してい るので、コントローラがハーフレート・モードの場合、ローカル・インタフェース のリードおよびライト要求の長さは常に 1 です。 フル・レート・モードにおける、コ ントローラはローカル・インタフェースでサイズ 1 ...
202