最新の Phenom プロセッサ対応
システム要件 ウイルスバスタービジネスセキュリティサービス 6.5 Windows 用クライアント CPU x86 アーキテクチャの Intel Pentium4 プロセッサまたは互換プロセッサ x64 アーキテクチャのプロセッサ (AMD64 および EM64T に対応 IA64(Itanium
... ディスプレイ ハイカラー、解像度 1366×768 ピクセル以上 ※1 Internet Explorer 11 は Windows (Modern) UI 上での利用には対応していません。 ※2 特に断りのない限り、最新バージョン含め 3 世代のバージョンをサポートいたします。新バージョンがリリースされた際には、 ...
5
富士通SPARC64 VII プロセッサ
... こ の問題に対処し てい ます。 ま た SPARC64 VII では， 新たにハー ド ウ ェ アバ リ ア機構を実装し ま し た。 ハー ド ウ ェ アバ リ ア機構は CPU チ ッ プ内で コ ア間の同期を取る ための機構であ り 、 従来の ソ フ ト ウ エアに よ る同期方式に比べて高速な同期処理が可能 と な っ てい ます。 こ の機能は、 特に ...
13
Telechips社(韓国)製プロセッサ（ARM9、ARM11）の開発ツールを
... 【TCC7901 について】 同マルチメディア・プロセッサーは ARM9 を Dual 搭載した製品で、AC3 を始め各種オーディオコーデックは もちろん、ハードアクセラレーターのビデオコーデックを搭載しており、 MPEG1/MPEG2/MPEG4/H,264/VC-1/RV/JPEG フォーマット対応など、多彩な AV コーデックライブラリーをサポ ートしております。また、各国向けモバイル TV や ...
5
ハードウェア記述言語を用いた行列計算専用プロセッサの設計
... 例するため，次数が数千にも及ぶ実際の数値計算では実用に耐えないほど非常に多 くの時間を必要とする． この計算時間を短縮しようと，これまで並列化コンピュータを用いたソフトウェ ア的な手法が試みられてきたが，やはり限界があり，それほどの改善は見込まれな い．その原因として，現在使われているワークステーションなどは，どの問題にも ...
89
Microsoft Word スマホ対応版DGSG教員用マニュアル最新版.docx
... 具体的には、 「問題カテゴリー」や「問題番号」をもとにリストアップした課題や、特定の検 索ワードを入力することでリストアップした課題の中から、テストに含めたいものだけをまず 「問題セット」に加えていきます。つぎに「印刷データ作成」ボタンを押して、問題シートとそ の解答・解説シートの原稿をそれぞれ作ります。同じ問題セットでも、問題と選択肢の順序やレ ...
8
FPGAを用いた行列計算専用プロセッサの設計
... ウスホルダー逆変換の 4 つの手法により構成される。ここで、三重対角行列とは、対 角要素および副対角要素以外は 0 であるような行列をいう。 計算手順としては、まずハウスホルダー変換により、与えられた行列を三重対角行 列へ変換し、二分法によりこの三重対角行列の固有値を求め、逆反復法により三重対 角行列とその固有値を用いて固有ベクトルを求め、最後にハウスホルダー逆変換によ ...
139
インテル(R) Itanium(R) 2 プロセッサ・リファレンス・マニュアル：ソフトウェアの開発と最適化
... に相当するパフォーマンス の向上を達成した。このような分析を行うには、キャッシュ・ミス、分岐の予測ミス、TLB ミス などのマイクロアーキテクチャ上の「ミス・イベント」に対応する命令 / データ・アドレスを特定 する必要がある。これらのアドレスは、シンボル・テーブルまたはコンパイラの注釈を使用して、 ...
190
プロセッサ メモリ パリティ エラー（PMPE）
... 推奨される対処法 パリティ・エラーの最初に起こった際には、ソフトかハードなパリティ・エラーの間で区別する ことは可能性のあるではないです。 エクスペリエンスから、ほとんどのパリティ発生はソフトパ リティ エラーであり、通常それらを退去できます。 最近ハードウェアを変更するか、またはボッ クスを移動する場合、影響を受けた一部（DRAM、SRAM、NPE、RP、RSP、または ...
6
ハイエンドプロセッサ内蔵SRAM技術
... このような微細なトランジスタを大量に使用する ことで製造ばらつきの影響を大きく受けるようにな る。そこで，個々のトランジスタの製造ばらつきを 反映させた場合にメモリセルの特性がどのように分 布するかをシミュレーションした結果を図-2（a） に示す。縦軸はメモリセルの性能指標の一つである ...
6
アプリケーションプロセッサを用いた画像ソリューションの構築
... このことは，40 nmプロセステクノロジー以降顧 客の負担（開発コスト，ソフトウェア開発増）に 対して新たなソリューションを提供することによる 新たなビジネスチャンスがあることを示している。 このような背景の中，アプリケーションプロセッ サを開発している各半導体メーカは，スマートフォ ンやタブレット市場をターゲットにしていること はもちろんのこと，車載やデジタル家電市場にも ...
10
「FPGAを用いたプロセッサ検証システムの製作」
... Write オペレーションは最も複雑で、4 つ以上のステップで実行される。まず Write ステップで データバスから書き込みのためのコマンドを入力し、アドレスバスで書き込み先のアドレスを入力 する。次の Write ステップではアドレスはそのままで、データバスから書き込むデータを入力す る。 3 番目と 4 ...
33
I2Cコントローラ、ハード・プロセッサ・システム（HPS）のテクニカル・リファレンス・マニュアル（TRM）
... IC_RAW_INTR_STAT の読み出しは、この項で参照される RD_REQ 割り込みと同等の ものとして扱われなければなりません。† RD_REQ 割り込みはリード・リクエストに応じて発生し、割り込みサービス処理ルー チン（ISR）を終了するとき割り込みと同様にクリアする必要があります。 ISR は、 TX FIFO に 1 バイトまたは 1 ...
26
Nios IIプロセッサ・リファレンス・ハンドブック、セクション I. Nios IIプロセッサ Ver. 1.2
... II プロセッサの実装 はじめに この章では、 SOPC Builder での Nios ® II コンフィギュレーション・ウィ ザードについて説明します。 Nios II コンフィギュレーション・ウィザー ドにより、特定の Nios II ハードウェア・システムに対してプロセッサ 機能を指定することができます。この章では、 Nios II コンフィギュレー ...
56
FlashAir ソフトウェア更新ツール Version 東芝メモリ株式会社 Copyright 2017 Toshiba Memory Corporation, All Rights Reserved. 対応 OS: 最新の対応 OS は Web サイトをご参照ください 概要本ソフ
... ソフトウェアアップデートの方法 対応 OS が動作している PC の SDHC 対応 SD メモリカードスロット、または PC に SDHC メモリ カード・リーダ・ライターを接続し、本製品を挿入します。 デスクトップに追加された「FlashAirFWUpdateToolV3」アイコンをダブルクリックすると、ソフ トウェア更新ツールが起動します。 ...
13
HOME > 販売終了製品 ELSA GLADIAC GTX 580 3GBはDirectX 11に対応したNVIDIA GeForce GTX 580グラフィックスプロセッサを搭載 512 基のCUDAコアを実装し 従来のGPUと 較してジオメトリパフォーマンスが 幅に 速化 ベーパーチャンバー
... HOME > 販売終了製品 ELSA GLADIAC GTX 580 3GB はDirectX 11に対応したNVIDIA GeForce GTX 580グラフィックスプロセッサを搭載。512基のCUDAコアを実装し、従来のGPUと ⽐較してジオメトリパフォーマンスが⼤幅に⾼速化。ベーパーチャンバー⽅式の⼤型 ...
8
第3世代インテル(R) Core(TM) プロセッサ搭載の小型組込みコンピュータAR2000モデル430H
... Corporation の商標である． ※２ PFU 提供の HDD 又は SSD のみ使用可能．HDD か SSD のいずれか一方のみ搭載可能． ※３ CFast とは，CompactFlash Association が策定したフラッシュメモリカードにおける規格の一つである． CompactFlash（CF）がパラレル ATA ...
6
ハード・プロセッサ・システム (HPS)のテクニカル・リファランス・マニュアル (TRM) 、第12章：クワッドSPIフラッシュ・コントローラ
... 要求されたデータは、データ・スレーブ・リードがクワッド SPI コントローラに よって受信された時点で、SRAM 内に存在すると仮定すると、データは、SRAM から フェッチされ、リード・バーストに対する応答は最小レイテンシで実現されます。 要求されたデータは、直ちに SRAM 内存在しない場合、データが SRAM にフラッ シュ・メモリから読み込まれるまで、データ・スレーブ・インタフェースは待ち状 態になります。外部マスタでデータが ...
22
インテル(R) Itanium(R) 2 プロセッサ・ハードウェア・デベロッパーズ・マニュアル
... 3.1.2 ソース・シンクロナス・シグナリング データバスは、ソース・シンクロナス・ラッチ・プロトコル (2 倍の転送速度 ) を使用して動作す る。ソース・シンクロナス・ラッチ・プロトコル ( 図 3-2 を参照 ) は、ストローブ信号を使って データの送信とラッチを行い、妥当な信号フライト時間で非常に高い転送速度が得られる。デー ...
82
USB 2.0 OTGコントローラ、ハード・プロセッサ・システム（HPS）のテクニカル・リファレンス・マニュアル（TRM）
... PHY のクロッ ク設定で更新されます。 SOF パケットを送信するための hfir は、ホスト・モー ド・レジスタ （hostgrp）グループに属しています。 ...ソフトウェア・ドライバは、グローバル・レジスタ（globgrp）グループ内の次 のレジスタを下にリストされている順序でプログラムする必要があります。 ...
18
ＴＩのSitaraプロセッサ上のEtherNet/IP
... デバイス内では、関連するデータのグループおよびデータに対応付けられた動作ごとに、オブジェ クトが作成されます。 CIP には、デバイスや、デバイスの機能および通信の仕組み、デバイスに 固有の ID などを表す特定のオブジェクトが必要です。 必須オブジェクトの 1 つが ID オブジェクトで、これは情報（ ID ...
13