新しいアーキテクチャ
る ) アーキテクチャについての検討を初期段階から行っておくことは極めて重要です また スマートメーター導入の目的の達成を可能にするには システム アーキテクチャの見直しのみならず 業務革新を同時に進める必要があります 2. 国際標準的アーキテクチャのご提案 2-1. 国際標準的アーキテクチャのご提
... 図１： TMNを参照したスマートメーターのアーキテクチャ 以下に、TMNを参照したスマートメーター管理アーキテクチャを解説します。 （１）ネットワークエレメント層とエレメント管理層 ネットワークエレメント層は、主にスマートメーターで構成されます。スマートメーターには地 域や技術革新によって複数のメーカーや方式が採用される可能性があります。エレメント管 ...
9
プロダクトシート Syncsort DMX-h ビッグデータの統合をシンプルに モダンデータアーキテクチャの目標 データウェアハウスおよびメインフレームは従来のデータアーキテクチャにおける中核であり 現在でも重要な役割を担っています しかし データ量の急増に対処したり 企業で分析が必要な多くの新しい
... データ アーキテクチャの中心にあるのは、データ レイクまた はエンタープライズ データ ハブです。これにより企業は、非常にスケ ーラブルかつコスト効率に優れた方法で、より多くのソースから、より 多くのデータを入手し、保持することが可能になります。メインフレー ムなどの従来のデータソースは複雑であるため、一部の企業では見 過ごされています。これらのレガシーシステムは、企業全体を通じて ...
6
The Epoch Power System A Disruptive Cluster Architecture 概略 このホワイトペーパーの目的は現在利用可能なクラスタのアーキテクチャにともなう問題 点を解決し優れた機能を追加する新しいクラスタのアーキテクチャを紹介することにあり ます はじめに
... 最も複雑な問題の一つは単一のノードにデータが追加され突然データが隣接するノードに溢 れる場合におこります。この解決は簡単ではなく、発生した場合は何千のコード変更が必要 で大量のデータ転送の操作と大規模な性能照合が必要になります。またこの共通のクラスタ アーキテクチャは特別なストレージノードがアクセス不能になった場合に他のノードにデー タをリプリケーションする必要があります。このリプリケーションに必要とするストレージ ...
8
ホワイトペーパー NVIDIA の次世代型 CUDA TM コンピュート アーキテクチャ Kepler TM GK110 史上最速 最高効率の HPC アーキテクチャ V1.0
... なワープの実行順序を決めています。 新しい ISA エンコーディング：255 レジスタ／スレッド GK110 では、1 スレッドからアクセスできるレジスタの数が最大で 255 レジスタと 4 倍に 増強されました。1 スレッドあたりで利用できるレジスタの数が増えた結果、Fermi では多 くのレジスタを使用したり、使用可能レジスタ数を超えてしまったコードは Kepler ではこ ...
24
RIETI - アーキテクチャの比較優位に関する一考察
... 年代米国経済がデジタル財や新金融製品など「オープン・モジュラー・ アーキテクチャ」の財を発展のベースとしたのに対して、一般には不振と言われた 90 年代 の日本企業も、自動車や超小型電子製品や精密機器など、「インテグラル（擦り合わせ）ア ーキテクチャ」の製品では、概ね「もの造り現場の競争力」を維持してきたことが明らか になった（ただし収益力は必ずしも伴わなかったが）。またその背景には、トヨタ自動車な ど一部の日本企業が ...
25
システムLSIとアーキテクチャ技術 （part II：オンチップ並列 アーキテクチャ）
... 最後のポイントは、リプレイスポリシーです。これはリプレイス、すなわち主記 憶からブロックを持ってきて、キャッシュに入れる際に、セット内のどのウェイに 入れるのかを決める方法のことです。セット内に1ウェイしかないダイレクトマッ プは入れる場所が一つに決まるので悩みがありません。セット内に複数のウェ イがある場合は、どれかのウェイのブロックを選んで、ここに新しいブロックを ...
34
SoC FPGA 選定におけるアーキテクチャの重要性
... ARM アーキテクチャ用の最先端マルチコア・デバッガと FPGA に含まれるロジック に適応させる機能を組み合わせることにより、標準 DS-5 ユーザー・インタフェース を介して、チップ全体に対するかつてないレベルの可視性とコントロールをエンベ デッド・ソフトウェア開発者にもたらします。機能および性能の強化により、Stratix 10 SoC FPGA を含め、アルテラの将来のシリコン・ロードマップにまで FPGA 対応デ ...
47
智美塾 ゆもつよメソッドのアーキテクチャ
... テストアーキテクチャ設計の アウトプット テストタイプ、テストカテゴリ 仕様項目（テスト条件） テスト設計方針 主なテストケース条件 機能テスト 入力 ・設定のチェック（自動ON/OFF,更新 ...
9
MIPSのマイクロアーキテクチャ
... 20.. ALUで分岐先を計算させるとしましょう。Eステージの後のMステージでPCが更新さ れ、次のクロックからそれに従ってフェッチされます。これだ3クロック分次の命令の始 まりが遅れ、パイプラインの性能計算の式に基づくと、分岐系の命令が合わせて 25％と仮定すると、CPI=1が1.75になってしまいます。これはちょっとダメージが大き いです。 21.. Fステージでは[r] ...
37
RIETI - 人工物の複雑化と製品アーキテクチャ
... を行う中で、共通の機能の束をもった一定の製品クラスというものが浮び上がってくるのである (Williams 2005) 。ここでいう製品クラスとは、自動車とかパソコンといったような、それ自体抽 象的な存在であり、個別の製品が満たすべき最低限の機能リストによって定義されるものである。 これに対して、各製品クラス内に属する製品機種とは、具体的な特定機種を表わす言葉である。 ...
29
RIETI - 製品アーキテクチャの概念・測定・戦略に関するノート
... 明する上で、有効なツールであると期待される。 その概念の明確化、測定の具体化、経営戦略論や政策論への応用は、ある意 味で始まったばかりであり、地道な努力の積み重ねが必要である。例えば、主 に機械製品、エレクトロニクス製品、情報産業などを分析する道具として発達 してきたアーキテクチャ概念を、プロセス産業、ソフトウェア、サービス業な ど、幅広い分野に応用するためには、どのような定義の拡大が必要だろうか。 ...
60
IA-32 インテル(R) アーキテクチャ・ソフトウェア・ デベロッパーズ・マニュアル、上巻：基本アーキテクチャ
... • ターゲットからフェッチされた命令のデコードに時間がかかる。 • 分岐または分岐ターゲットがキャッシュ・ラインの中間にあるために、デコード帯域幅が浪費 される。 実行トレース・キャッシュがデコード済みの命令を格納することで、これらの問題に対処できる。命 令は、トランスレーション・エンジンによってフェッチされてデコードされ、トレースと呼ばれる 一連の µops に変換される。µops ...
418
EXTRAVIEW のアーキテクチャ
... メモリ内のアクティブなセッションの数が SPILL_SESSION_COUNT と NOSPILL_SESSION_COUNT の間の場合、 バックグラウンドのタスクで使用頻度が最も低いセッションがディスク に分散されますが、新しいセッションの作成が遅れることはありません。 ExtraView のセッション・キャッシュの管理システムの特徴として、ある特 定の瞬間にユーザが実行する機能に応じて、ユーザ・セッションごとに ...
111
Amazon Aurora for PostgreSQL アーキテクチャ・特長と移行
... DynamoDB, Amazon SWF, Amazon Route 53 といった 他のAWS のサービスを管理・ 監視のために利用 Amazon RDS プラットフォームを利用し、 マネージドサービスとして実現。運用・管理 機能をオフロード Amazon DynamoDB Amazon SWF Amazon Route 53 Logging + Storage[r] ...
51
WindowsでのOracle Database 11gアーキテクチャ
... スレッド･モデル Windows での Oracle Database 11g を UNIX 上の Oracle データベースと比較した場 合、もっとも顕著なアーキテクチャ上の変更はプロセス・ベース・サーバーから スレッド・ベース・サーバーへの変換です。UNIX の場合、Oracle はプロセスを使 用して、データベース・ライター（DBW0）、ログ・ライター（LGWR）、ディ ...
13
UltraScale アーキテクチャ メモリ リソース ユーザー ガイド (UG573)
... 86 UltraRAM のエ ラ ー訂正符号.. 92 UltraRAM の属性.[r] ...
128
CMOS RF 回路（アーキテクチャ）とサンプリング回路の研究
... 低雑音 ＤＳＰ 変換器 ＡＤ 変換部 アンプ 発振器(VCO) 周波数 復調 １．CMOS RF回路 高い周波数の入力信号を低い周波数に変換 無線通信システムの受信部 アンテナ... １（ｂ） リング発振器を用いたVCO回路 （Voltage Contorolled Oscillator）..[r] ...
60
システム必要条件--Linux（Intelアーキテクチャ）版SAS Foundation
... 含まれる SAS プロダクト（SAS Retail Intelligence Architecture Data Integration Server） 含まれる SAS プロダクトは個々にライセンスされていない限り、SAS Retail Intelligence Architecture Data Integration Server における使用のみに制限されて[r] ...
72
システムLSIとアーキテクチャ技術 （part II：オンチップ並列 アーキテクチャ）
... 12.. では、DRAMをまとめましょう。クロックの両エッジを使ったDDR－SDRAMは 、よりクロック周波数を高めて動作電圧を下げたDDR2に置き換わり、さらに DDR-3が現在もっとも良く使われます。これは800MHzの両エッジでデータの 転送を行います。さらにこの上の版であるDDR-4が登場しています。一方、 DRAMチップを三次元的に積層したHMC（Hybrid[r] ...
38
サーバレスアーキテクチャ概論
... 「 Why The Future Of Software And Apps Is Serverless 」 • 2014年 AWS Lambdaリリース • 2015年 日本語圏で広く知られるきっかけとなる記事 「 サーバーレスアーキテクチャという技術分野についての簡単な調査」 ...
37