低消費電力 RF + 超低消費電力マイコン
Zynq UltraScale+ MPSoC で圧倒的な低消費電力と柔軟性を実現 (WP470)
... バ ッ テ リ 駆動式のナ ロ ーバン ド 公共安全無線は、 全体の 90% の時間が ス タ ンバ イ モー ド と な り 、 残 り の 10% で送受信動作を 行い ます。 Zynq UltraScale+ MPSoC を使用する ソ フ ト ウ ェ ア無線シ ス テ ムは、 MPSoC に統合 さ れた電源 ド メ イ ンや電源ア イ ラ ン ド を利用 し て、 未使用時シ ス テ ムすべての電源をオ フ に し ます。 ...
14
AD9833: 低消費電力 20 mW 2.3 〜 5.5 V プログラマブル波形発生器
... 次のセクションで、これらのサブサーキットについて説明しま す。 回路の説明 AD9833 は、完全統合型のダイレクト・デジタル・シンセシス （ DDS ）チップです。最高 12.5MHz のデジタル作成されたサイ ン波を提供するために、リファレンス・クロックが 1 つ、低精 度抵抗が 1 つ、デカップリング・コンデンサが複数必要です。 RF 信号を生成するほか、簡単な変調方式から複雑な変調方式ま ...
20
グリーンコンピューティングのための低消費電力マルチコア技術 「特技懇」誌のページ（特許庁技術懇話会 会員サイト）
... と、リーク電力を抑えるため使用されていないプロセッサ コアの電源遮断（パワーゲーティング）を行う自動電力削 減機能も世界で初めて実現している。さらにこのコンパイ ラにより並列化及び電力最適化されたプログラムを、異な るメーカで開発された種々のマルチコア、さらに集積度を 増やしたメニーコアプロセッサあるいは共有メモリ型サー バ で 動 作 さ せ る こ と を 可 能 と す る ...
12
アウトライン トラフィック抑制型アドホックネットワークの必要性 研究目的 超低消費電力化効果の総合評価の枠組み 提案方式 トラフィック抑制型アドホックネットワーキング方式 自己同期型パイプラインによるデータ駆動チップマルチプロセッサ (CMP) プラットフォーム 総合評価 の消費電力の評価 トラフィ
... ULP-DDNSプラットフォームによる実測 ULP-DDCMPとAtomの消費電力の実測方法 – ULP-DDCMP、AtomボードおよびオフロードIFボードを対象に、電源電圧、電流なら びに入出力データの変化を同時に記録するロギング機構をFPGAを用いて実現した。 ...
20
超低消費電力、レール・ツー・レール出力、完全差動アンプ
... 低消費電力アプリケーション、および帯域幅に対する抵 抗値の影響 THS4531Aは、R F の公称値が2kΩとなるよう設計されています。 これにより、優れた歪特性、最大の帯域幅、最高の平坦度、お よび最適なパルス応答が得られます。この抵抗は、アンプの負荷 ともなります。例えば、R F = R G = 2kΩ、R G をグランドに接続、 V OUT+ = ...
45
情報処理学会研究報告 IPSJ SIG Technical Report Vol.2014-ARC-211 No /7/28 リアルタイム消費電流計測機能を活用する低消費電力 FPGA アクセラレータ 近藤秀弥 1 手塚宏史 1 稲葉真理 1 FPGA アクセラレータの電力最適化のために
... 我々はFPGA をアクセラレータとして用いて電 流効率を上げるため、消費電流解析を行えるハード ウェア基板であるFPGA電流解析ボード(FPGA Analysis Board of Current:F-ABC)の設計を行った。 計測対象は Xilinx 社のKintex7-325T で主な計測 電流はFPGA のコア電流(VCCINT) であり、他 9種類 の電源についても、各々の電源モジュールの出力に ...
6
最近の CPU (ARM の一種 ) Nvidia 社製 Tegra 3 の省電力技術 4-PLUS-1 メインである 4 つのコアに加え 低性能 低消費電力のコンパニオンコアを状況に応じて活用する技術 端末のパフォーマンスが必要なときは 4 つのコアから必要な数のコアを使い 不要なときは低消費電力
... ニオンコア を状況に応じて活用する 技術。 – 端末のパフォーマンスが必要なときは4 つのコアから必要な数のコアを使い、不 要なときは低消費電力のコンパニオンコ アだけで動作して全体の消費電力を削 ...
56
俯瞰区分と研究開発領域3.3.1 超低消費電力 ( ナノエレクトロニクスデバイス ) ス応用 245 ⑴ 研究開発領域の簡潔な説明従来よりも桁違いの超低消費電力を可能とするナノエレクトロニクスデバイスを実現し 集積回路への適用を目指す 新材料の特性を理論的 実験的に確認し システム最適設計によるデバ
... ⑶ 注目動向 ［新たな技術動向］ 従来の絶縁体、半金属、超伝導体になかった電子機能の宝庫として、トポロジカルな電 子状態をもつ物質に注目が集まっている。中身は絶縁体で、表面にはグラフェンに類似し た質量ゼロで高移動度の 2 次元金属状態をもつトポロジカル絶縁体は、応用に向けた研 究のフェーズに入ってきている。低いバルク絶縁性のために表面だけにある特殊金属状態 ...
94
FPGA と SoC FPGA および SoC 製品ファミリ低消費電力 実績のあるセキュリティ 優れた信頼性
... ProASIC3 ファミリ: ProASIC3 nano FPGA CPLD を置き換える低密度小フットプリント FPGA Microchip 社の革新的な ProASIC3 nano デバイスは、新しい価値と柔軟性をハイボリューム市場にもたらします。性能、コスト、柔軟性、開 発期間という一般的なプロジェクト指標に照らして評価した場合、ProASIC3 nano デバイスは、移り変わりまたは競争が激しい市場で ASIC ...
28
一般社団法人電子情報通信学会 THE INSTITUTE OF ELECTRONICS, INFORMATION AND COMMUNICATION ENGINEERS 信学技報 IEICE Technical Report アスペクト指向プログラミングによる高性能 低消費電力化 鷲崎弘宜 大河原洸
... に 低 消 費 電 力 化 を 実 現 す る コ ー ド を 集 約 で き た こ と で 、 プ ロ グ ラ ム の 修 正 、 拡 張 が 必 要 な 場 合 は ア ス ペ ク ト の み を 見 れ ば よ く 、 多 く の フ ァ イ ル を 見 る こ と が な い の で 保 守 が し や す く な る と い え る 。 ま た 、 も と の プ ロ グ ラ ム は 改 変 し て な い た ...
6
Vivado Design Suite ユーザー ガイド : 消費電力解析および最適化 (UG907)
... 、 消費電力の削減が作業努力に値する かを判断で き ます。 ° DSP お よびブ ロ ッ ク RAM のオプシ ョ ンのレ ジ ス タ を使用し ます。 た と えば、 DSP ブ ロ ッ ク で乗算器ま た は MREG レ ジ ス タ を イ ネーブルにする と 、 ク ロ ッ ク サ イ ク ル間の内部グ リ ッ チの伝搬が最小限に抑え ら れ、 最 も 電力効率の高い イ ンプ リ ...
92
Windows Server 2008 R2とPRIMERGYによる消費電力削減効果
... 図 1-1 コアパーキング機能動作イメージ 図 1-1 は、コアパーキング機能動作イメージを、各コアの使用率のイメージで表したものです。 左側は、マルチコアを最大限使用するという従来の動作の様子です。2 つのコアにかかっている 負荷がどちらも低い状態ですが、2 つのコアがどちらもアクティブになっています。右 側 は、コア パーキング機能が動作している状態です。このように、低負荷な 2 つの処理を 1 つのコアでまと ...
22
くべき取組として サイバー空間関連の基盤技術の強化 ( エッジコンピューティング等 ) や フィジカル空間関連の基盤技術の強化 ( 超小型 超低消費電力デバイス等 ) が挙げられている 未来投資戦略 2017 ( 平成 29 年 6 月閣議決定 ) では イノベーション ベンチャーを生み出す好循環シ
... 平成 42 年（2030 年）以降を見据えたポストムーア時代のコンピューティング技術として、既 存技術の延長線上にない技術を開発することで、高速化と低消費電力化を両立するコンピューテ ィング技術、次世代データセンタ技術、セキュリティ基盤技術の確立を目指す。また、必要に応 じ、長期間の開発を行うに先だって、技術開発の方向性や目標の確度を高めること等を目的とし、 ...
17
電力と電力量とは? 電力 ( 単位 :W) とは? ある瞬間に発電 消費する電気の 大きさ 1,000W=1kW( キロワット ) kwのイメージ 電力量 ( 単位 :Wh) とは? 一定時間に発電 消費する電気の 総量 1,000Wh=1kWh( キロワットアワー ) kwhのイメージ kw 電力
... 5-24 低需要時期における太陽光発電出力比率の状況（九州エリア） 電力の安定供給には、電力の需要と供給のバランスをとることが必要ですが、電力需要の少ない時期に、時間や天候によって 発電電力が大きく変化する太陽光・風力の出力割合が高まると、電力の需給バランスの維持が難しくなります ...
146
AD8515: 1.8 V 低電力 CMOS レール to レール入力／出力オペアンプ
... 利点があります。この利点は、消費電力が重大なバッテリ駆動 のアプリケーションにとって、特に重要なポイントとなります。 式を簡単にするため、抵抗器とコンデンサには、常に同じ値を 使用します。発振が生じるためには、次の 2 つの条件を満たす ...
16
AN 74: アルテラ・デバイスの消費電力評価方法
... 下記のガイドラインは、各アプリケーションでの消費電力を低減し、過熱状 態を避けるときに有効です。 ■ 各デバイスに提供されているロー・パワー化の機能を活用する。 ター ボ・ビット（Turbo Bit）をOFFに設定することによって、伝搬遅延 時間を少し増加させるだけで、Classicデバイスのマクロセル、および MAX 9000とMAX 7000デバイスの個別のマクロセルを、ロー・パ ...
12
XD6506 シリーズ JTR 超低消費電流レギュレータ ( スタンバイ機能付き ) 概要 AEC-Q100 Grade2 XD6506 シリーズは 0.8uA(TYP.) の超低消費電流を実現した CMOS プロセスの正電圧レギュレータ IC です IC は基準電圧源 誤差増幅器
... 出力安定化コンデンサ(C L )は、セラミックコンデンサ等の低 ESR のコンデンサに対応しています。 電流フォールドバック(フの字)回路は出力端子の短絡保護として動作します。 CE 機能によりレギュレータの出力をオフさせスタンバイモードになります。スタンバイモード時には消費電流を大幅に低減します ■用途 ...
24
1 薄膜 BOX-SOI (SOTB) を用いた 2M ビット SRAM の超低電圧 0.37V 動作を実証 大規模集積化に成功 超低電圧 超低電力 LSI 実現に目処 独立行政法人新エネルギー 産業技術総合開発機構 ( 理事長古川一夫 / 以下 NEDOと略記 ) 超低電圧デバイス技術研究組合(
... 本技術を適用した超低電力 LSI は、機器組み込み用や自動車用など様々な用途に使われるマイコ ン、超低電力動作を活かしたユビキタスセンサネットワークなどへの応用が期待されます。今後も 実用化を目指して、研究開発を進めてまいります。 本研究は、平成 22 ...
5
反強磁性体で世界最大の自発磁気効果をもつ低消費電力磁気メモリ材料：反強磁性体におけるワイル粒子の発見
... ３．発表概要： スマートフォンやタブレットなどの内蔵ストレージに採用されているメインメモリには、電 源をオフにするとデータが失われる「揮発性メモリ」が使われており、データ保持に過度な電 力消費をしてしまいます。消費電力削減のために、強磁性体の磁化方向を利用して電力供給せ ずともデータ保持が可能な不揮発性記憶素子を使用したメモリ開発が進んでいますが、今後急 ...
8
イットリウム系大電流・低損失超電導電力ケーブル
... 撲滅、1 kmを超える長尺化、低コストでの安定製造技術の確 立がある。今回の成果を踏まえて上記課題を早急に解決し、 Y系線材をニーズに応じて提供できるよう努力したい。 ケーブル開発では、超電導線材を多層導体化したケーブ ルの交流損失特性を含む電気的特性及び機械的特性の基礎 データを収集し、コンパクトで低損失なケーブル設計を確 立した。当社Y系線材を用いて15 ...
7