FXMAR2102 C 应 用 适 合 I 2 双 电源 、 2 位 电 压 转换 器/ 隔离 器 ,

、 2 / , I ² C

FXMAR2102

FXMAR2102

是性能可置双电压电源换器

,

可在广泛的

和

出 电 压 电 平 范 围 内 提

双 向 电 压

换

。

同 时

,

FXMAR2102 可在推挽式环境工。

旨在兼容

I

²

C−Bus

的 机和机提电压换。提内

10 k 拉电。

器是 A

端口

V

_CCA电平，

B

端口

V

_CCB电平而

的。而可在1.65 V至5.5 V的意电平双

向A/B端口电压换。在1.65 V至5.5 V电压，VCCA可等

V

CCB

。V

CC

可电。如果去V

CC电压，则 内掉电控制电将置 器3态模式。

器的端口具有自动感知方向的功能。端口可 感知号，并将出号至端口

。

• 意电平的双向接口 : 1.65 V

至

5.5 V

•

无方向控制

•

内10 k拉电

• OE 接到V

CCA时,无系统GPIO源。

• ^I

²

^C−Bus 离

• ^A/B

端

V

OL

= 175 mV (

典型

), V

IL

= 150 mV, I

OL

= 6 mA

•

开漏

/ 出

•

在推挽式环境工

• 应标准模式和快模式 I

²

C -总线备

•

支持

I

²

C

时延展和多 机

•

完可置: 和出VCC

• 电

;

V

CC可电

•

如果

V

CC接地

,

各出变

3

态

•

容的出启用开启

: 5 V

• 用 8

引脚无

MicroPak t (1.6 mm x 1.6 mm)

和!薄

MLP (1.2 mm x 1.4 mm)

封"

• ESD 护!出:

♦

B端口: 8 kV HBM ESD (相对 GND和 V

CCB

)

♦

: 4 kV HBM ESD (

符合

JESD22−A114)

♦

2 kV CDM (

符合

JESD22− C101)

MARKING DIAGRAM

ORDERING INFORMATION BU = Device Code

&K = 2−Digits Lot Run Traceability Code

&2 = 2−Digit Date Code

&Z = Assembly Plant Code BU&K

&2&Z 1

UQFN8 1.6X1.6, 0.5P CASE 523AY UQFN8, 1.4x1.2, 0.4P

CASE 523AS

See detailed ordering and shipping information on page 13 of this data sheet.

VCCB

VCCA

A B

OE

V A V B

10 k

10 k

& CTRL

()

(带!时)

& CTRL

图

1. ，

A₀ A₁ GND 7

1

8 4

OE

V_CCA V_CCB

B₀ B₁

6

2 5

3

7 B0 1

5 6

8 3

4 2

VCCA

OE

B1 VCCB A1

GND A0

图

2. MicroPak （）

图

3. UMLP （）

1 V_CCA A

2, 3 A0, A₁ A3

4 GND

5 OE

6, 7 B₁, B0 B3

8 V_CCB B

OE ( 1)

3

!"

1. #$OE，FXMAR2102&'(，A0、A1、B0)B1（+）-.3，/10 k0 123456VCC78。

VCCA, VCCB 9 –0.5 7.0 V

V_IN DC 9 A : –0.5 7.0

B : –0.5 7.0

; (OE) –0.5 7.0

V_O 9 ( 2) A_n 3 –0.5 7.0 V

B_n 3 –0.5 7.0

A_n < –0.5 VCCA + 0.5 V

B_n < –0.5 V_CCB + 0.5 V

I_IK =>?@> V_IN < 0 V − –50 mA

IOK DC ?@> V_O < 0 V − –50 mA

V_O > V_CC − +50

I_OH / I_OL =>>/A> –50 +50 mA I_CC B6=>VCC> − ±100 mA

P_D C 400 KHz − 0.129 mW

T_STG DEFGH –65 +150 °C

ESD IJ KL, B: − 8 kV

KL, (JESD22−A114) − 4 kV KL, JESD22−C101 − 2 kV Stresses exceeding those listed in the Maximum Ratings table may damage the device. If any of these limits are exceeded, device functionality should not be assumed, damage may occur and reliability may be affected.

(MNOP)

#$9QRSTUV!6GH，W"XY。#$Q#$Z%[，\]^&_，W"`aXY，bc Wde。2. fghiIojkRSTU。

!"

V_CCA, V_CCB l 1.65 5.50 V

V_IN 9( 3) A : 0 5.5 V

B : 0 5.5

; (OE) 0 V_CCA

ΘJA m1 8 MicroPak − 279.0 °C/W

8n MLP − 302

T_A op>q6lEF –40 +85 °C Functional operation above the stresses listed in the Recommended Operating Ranges is not implied. Extended exposure to stresses beyond the Recommended Operating Ranges limits may affect device reliability.

(MNOP)

rs6"tVu'6vwlt。xUrs6lt，(u&6R)ey*z{V6|}。~+`€,‚

Qrslt，-,ƒ„jkRSTU.…†‡。

3. ˆ(*6/I/Ofg&‰ŠVCCI GND。VCCIV‹/04Œ6VCC

!#

"/$%#

FXM 换器具有点 ,

即

V

_CC

可

电。 势来源芯片。如果

V

_CC

# ,

各出态。控制(OE)引脚的就 是VCCA电源。拉电$制OE至地,在电或 掉电%程 ，可确!发生总线"端、%电流或振 荡。拉电的应 基器&动OE引脚的灌 电流能力。

推荐的电'序:

1.

施加电源到第

V

CC

。 2.

施加电源到第$

V

CC

。 3. &动 OE ,

启用 器

.

推荐的断电'序

:

1. &动 OE % ,

禁用 器

. 2.

去

V

_CC电源。

3.

去另

V

_CC电源。

注意

:

4.

或者

,

将

OE

引脚硬接至

V

CCA

,

可节省

GPIO

引 脚。如果OE硬接至VCCA

, V

CC

可 电和断电。

&

VCCA VCCB

A0

A1

OE

B0

B1

GND 1

4 3

5 2

6 7 8

0.1 F

RPD

V_CCA V_CCB

0.1 F

图

4. &

'$

FXMAR2102

具有开漏I/O,并在四数据I/O的每

引脚(成总&四

10 k 内拉电 (RPU),

如图 图4所示。如果对数据

I/O

引脚

(An/Bn)

未用

, ) 引脚断开接 , '!必*的电流流%内 RPU 。+总线电容的总数 ,

可添加外

RPU

至

I/O, ,%总 RPU 。根据 I

²

C -范 (UM10204

版本

03, 2007

年

6

月

19

日

), 师可.意,%总拉电 , (满 /最大 I

²

C 0沿率的*求。)如 ,

根据

I

²

C -范 ,

快

模式(400kbit/s)

时的最大0沿率(30%-70%)

300ns。若总线电容接1最大(400pF),

更%的总RP

U有助持升时%300ns (快模式)。类*

地, I²

C-范定+,最小.联时线的电平持续

时

600 ns (

快模式

, 400 kHz) 。,%总 RPU 有

助增加

SCL 电平持续时。若总线电容接1 400 pF ，则合理的2择是/用 FXMA2102,

因它!含 内

RPU 。然后算理想外 RPU 。

注意:

5 . I

²

C -范的第 7.1

节 给出,拉电2型的最0指 南。

%(

FXMAR2102 I

²

C

应用 的性能电平换1 缓冲

/ 继而。图13示每双向45均包含 .联 Npassgates

和动态&动器。对*求自动检测 方向的

I

²

C

应用而6

, )种混合结构常有利。

)如 ,

在3种

I

²

C

协76%程

:

•

时展宽

• 机的ACK7(第97=0) 在 机的写7 (

第

8 7 = 0) 后

•

时同步和多 机88

总线方向*改变

,

在未出现0沿的情况

, " 机

到机"改"机到 机"。如果在 机1机

存在 I

²

C 换器 ,

在):)子当

,

当

A 1 B

端口 均%时,

I

²

C 换器必9改变反向。Npassgates可 效地完成):务, )是因,

如果A1B端口均

%, Npassgates 3现%性,

在A1B端口形成短 接。

I

²

C

的开漏拓扑结构

, I

²

C 机和机!是推挽&

动器。;<%电平“拉”

(I

_sink

) ，而;<电平则

“放开” (3

态

) 。)如 ,

当 机放开

SCL (SCL

总是来 自 机

)

时，

SCL

的升时大;决定

RC

时常

数,

R指的是RPU, C

指的是总线电容。如果

FXMAR2102 接至 机 [

在

A

端口

], < B

端口存在

机 ,

则

Npassgates

呈现%性

,

短接)端口

,

直到端口的电压=到>

V

CC

/2 止。经% RC

时常数后端口的电压

V

_CC

/2 >后 , 端口的 0沿检测器?发动态&动器 , /按照由%

到的方向&动它=各自的端口

,

加升0沿。所 得升时将构成图5 的示波器图。常明显的是

, 升时 出现,明显!同的斜率。第压摆

率(@慢)是总线的RC时常A。第$压摆率(快得 多)是加0沿的动态&动器。

如果 换器的A1B端口均,则在A1B端口

建立抗径 , )是因只 Npassgates

均已经>断。如果有 机或机器决定拉

SCL

或

SDA % ,

则 器的&动器拉

(I

_sink

)SCL

或

SDA,

直到0沿=到

A

或

B

端口的

V

_CC

/2 >止。当 A

或

B

端 口的>=到时

, 端口的0沿检测器?发

动态&动器

,

按照由到%

(HL)

的方向&动它=各自 的端口

,

加,沿。

图

5. )&C: 600 pF, Total R_PU: 2.2 kW

V_OL' I_OL

I

²

C-范强制-定,最大V

IL

(I

OL

3 mA) V

CC

• 0.3, 及最大 VOL 0.4 V 。如果 I

²

C 换器的 A

端口 存在 机

, V

CC

1.65 V, I

²

C 换器的 B

端口 存在机

, V

_CC

3.3 V,

则 机的最大

V

_IL

(1.65 V x 0.3) 495 mV 。机可合法地向 机发B 0.4 V

的有效;<%。

如果

I

²

C 换器的45抗%，换器的压,可能

呈现给 机发B大

495 mV

的

V

_IL

。 I

²

C -范3明

：当总线电容接1 400 pF

时，推荐

I

_OL

6 mA 。 I

_OL增 加D多，

I

²

C 换器的压,D。当 I

²

C 换器3现出

@%的V

OL性能时，则I²

C应用@有利。图6描E,

典型FXMAR2102 VOL性能1竞"@品的对比（VIL

0.4 V条）。

0.4 0.45 0.5 0.55 0.6 0.65

0 2 4 6 8 10

VOL (V):

I_OL (mA):

V_OL: FXMAR2102 vs. Device B, V_IL = 0.4 V

BV_IL = 0.4 V

FXMAR2102 V_IL = 0.4 V

图

6. * I²C(+

FXMAR2102

Ž‰(5t6

I

²

C−Bus

®

:

•

总线离

( H对总线清状况 )

•

总线离(H对VCC接地状况)

总线清除由

I

²

C -范定+,直流的最% SCL I率 , SCL 号可

始终持%电平。然而

, 条将>断 I

²

C

总线。

I

²

C -

范将 条称“总线清”。在图7

,

如果

2

号 机始终压%

SCL,

则 机和

1

号机无法4

,

因

FXMAR2102 机将 SCL %电平卡7条 2

号

机J至 1

号机。B是

,

如果

OE

引脚K拉%

( L禁

用

), (A 1 B)

端口3态。

FXMA2102

将

机 2 #离 机和机 1 # , D 机1机 1 # 完4。

V

_CC至 

GND

如果机2#架照相机,突然脱离I²

C总线,

将导致

V

CCB

有效V

CC

(1.65 V − 5.5 V)

切换到#,

FXMA2102自动强MA1B端口的SCL和SDA3态

。旦 V

CCB

=到# ,

则 机1机

1 #的完 I

²

C 4 持!受干扰。

Master

SCL

SDA Slave #2

SCL SDA Slave #1

SCL SDA

VCCB

VCCA

OE

OE: High Enable Low Disable V_CCA: 1.65 V − 5.5 V V_CC

Domain V_CCB: 1.65 V − 5.5 V V_CC

Domain FXMAR2102

I²C Buffer Translator

图

7. (+

,-.^(TA = −40°C至+85°C)

" V_CCA (V) V_CCB (V) )*

V_IHA 9A z{An 1.65 – 5.50 1.65 – 5.50 VCCA – 0.4 − − V

;OE 1.65 – 5.50 1.65 – 5.50 0.7 x VCCA − −

VIHB 9B z{Bn 1.65 – 5.50 1.65 – 5.50 VCCB – 0.4 − − V

V_ILA 9A z{An 1.65 – 5.50 1.65 – 5.50 − − 0.4 V

;OE 1.65 – 5.50 1.65 – 5.50 − − 0.3 xVCCA

V_ILB 9B z{Bn 1.65 – 5.50 1.65 – 5.50 − − 0.4 V

VOL 9 VIL = 0.15 V 1.65 – 5.50 1.65 – 5.50 − − 0.4 V

IOL = 6 mA −

I_L ‘> ;OE,

V_IN = V_CCA GND 1.65 – 5.50 1.65 – 5.50 − − ±1.0 A

I_OFF ’‘> A_n V_IN V_O = 0 V “ 5.5 V 0 5.50 − − ±2.0 A

B_n V_IN V_O = 0 V “ 5.5 V 5.50 0 − − ±2.0

I_OZ 3‘>

( 7)

A_n, B_n V_O = 0 V “ 5.5 V, OE = VIL

5.50 5.50 − − ±2.0 A

An V_O = 0 V “ 5.5 V,

OE = ]4 5.50 0 − − ±2.0

B_n V_O = 0 V “ 5.5 V,

OE = ]4 0 5.50 − − ±2.0

ICCA/B I>

( 8, 9) V_IN = V_CCI^”o, I_O = 0 1.65 – 5.50 1.65 – 5.50 − − 5.0 A

I_CCZ I>

( 8) V_IN = V_CCI GND, IO = 0, OE = VIL

1.65 – 5.50 1.65 – 5.50 − − 5.0 A

I_CCA I>

( 7) V_IN = 5.5 V GND, I_O = 0, OE = ]4, Bn “ An

0 1.65 – 5.50 − − –2.0 A

1.65 – 5.50 0 − − 2.0

I_CCB I>

( 7) VIN = 5.5 V GND, IO = 0, OE = ]4, An “ Bn

1.65 – 5.50 0 − − –2.0 A

0 1.65 – 5.50 − − 2.0

RPU 10 V_CCA^/ V_CCB0 1.65 – 5.50 1.65 – 5.50 − 10 2.0 A

6. •V}–'It569。 |GM—p˜e:。

7. “]4”V‹#$<。

8. V_CCI V‹/04Œ6V_CC。 9. ™šB›6>，VCCA VCCB。

+,.

"-/0/01 ( 10) (œ: CL = 50 pF, RPU = NC, r/ž, (ŸTA = −40°C“+85°C。)

V_CCO ( 11)

4.525.5 V 3.023.6 V 2.322.7 V 1.6521.95 V

)* )* )* )*

trise = ; A:, B: ( 12) 3 4 5 7 ns tfall 5¡ ; A:, B: ( 13) 1 1 1 1 ns 10. =/5¡ ¢†‡>v)£_¤&_，ˆ¥?¦§。

11. V_CCO V‹/04Œ6VCC

12. ¨M—。© 12 13. ¨M—。© 13

+,.

345 ( 14) (œ: CL = 50 pF, RPU = NC, r/ž, (Ÿ TA = −40°C“+85°C。)

V_CCA 68

V_CCB

4.525.5 V 3.023.6 V 2.322.7 V 1.6521.95 V

4.5 V“5.5 V A“B 50 50 40 30 MHz

B“A 50 50 40 40

3.0 V“3.6 V A“B 50 50 40 19 MHz

B“A 50 50 40 40

2.3 V“2.7 V A“B 40 40 30 19 MHz

B“A 40 40 30 30

1.65 V“1.95 V A“B 40 40 30 19 MHz

B“A 30 30 19 19

14. F−toggle（F-™ª、F-«¬）†‡>v&_，ˆ¥?¦§。

9- ( 15) (œ: CL = 50 pF, R_PU = 2.2 k, and TA = −40°C“+85°C.)

V_CCB

4.525.5 V 3.023.6 V 2.322.7 V 1.6521.95 V

)* )* )* )*

V_CCA = 4.525.5 V

t_PLH A“B 1 3 1 3 1 3 1 3 ns

B“A 1 3 2 4 3 5 4 7

tPHL A“B 2 4 3 5 4 6 5 7 ns

B“A 2 4 2 5 2 6 5 7

tPZL OE“A 4 5 6 10 5 9 7 15 ns

OE“B 3 5 4 7 5 8 10 15

t_PLZ OE“A 65 100 65 105 65 105 65 105 ns

OE“B 5 9 6 10 7 12 9 16

t_skew A:, B: (16) 0.50 1.50 0.50 1.00 0.50 1.00 0.50 1.00 ns

V_CCA = 3.023.6 V

t_PLH A“B 2.0 5.0 1.5 3.0 1.5 3.0 1.5 3.0 ns

B“A 1.5 3.0 1.5 4.0 2.0 6.0 3.0 9.0

t_PHL A“B 2.0 4.0 2.0 4.0 2.0 5.0 3.0 5.0 ns

B“A 2.0 4.0 2.0 4.0 2.0 5.0 3.0 5.0

tPZL OE“A 4.0 8.0 5.0 9.0 6.0 11.0 7.0 15.0 ns

OE“B 4.0 8.0 6.0 9.0 8.0 11.0 10.0 14.0

t_PLZ OE“A 100 115 100 115 100 115 100 115 ns

OE“B 5 10 4 8 5 10 9 15

t_skew A:, B: (16) 0.5 1.5 0.5 1.0 0.5 1.0 0.5 1.0 ns

V_CCA = 2.322.7 V

t_PLH A“B 2.5 5.0 2.5 5.0 2.0 4.0 1.0 3.0 ns

B“A 1.5 3.0 2.0 4.0 3.0 6.0 5.0 10.0

t_PHL A“B 2.0 5.0 2.0 5.0 2.0 5.0 3.0 6.0 ns

B“A 2.0 5.0 2.0 5.0 2.0 5.0 3.0 6.0

tPZL OE“A 5.0 10.0 5.0 10.0 6.0 12.0 9.0 18.0 ns

OE“B 4.0 8.0 4.5 9.0 5.0 10.0 9.0 18.0

tPLZ OE“A 100 115 100 115 100 115 100 115 ns

OE“B 65 110 65 110 65 115 12 25

t_skew A:, B: (16) 0.5 1.5 0.5 1.0 0.5 1.0 0.5 1.0 ns

V_CCA = 1.6521.95 V

t_PLH A“B 4 7 4 7 5 8 5 10 ns

B“A 1.0 2.0 1.0 2.0 1.5 3.0 5.0 10.0

t_PHL A“B 5 8 3 7 3 7 3 7 ns

B“A 4 8 3 7 3 7 3 7

tPZL OE“A 11 15 11 14 14 28 14 23 ns

OE“B 6 14 6 12 6 12 9 16

:^(TA = +25°C.)

" )*

CIN Input Capacitance Control Pin (OE) VCCA = VCCB = GND 2.2 pF

C_I/O Input/Output Capacitance, A_n, B_n V_CCA = V_CCB = 5.0 V, OE = GND 13 pF

图

8. 78&

1. <9=: ⁽17)

78 >? @#

t_PLH, t_PHL z{¶L V_CCA

t_PZL (OE“An, B_n) 0 V “·4

t_PLZ (OE“An, B_n) 0 V 高电平至低电平开关

17. ¸ ktPZL)tPLZ¦ § ， ¹ (J º 2.2 k0 1 » “VCCO，( M¼ I/O ， ´ OE ；

¾OE，10 k RPUk56VCC¿78。

2. 9-;<

V_CCO C_L R_L

1.8 ± 0.15 V 50 pF NC

2.5 ± 0.2 V 50 pF NC

3.3 ± 0.3 V 50 pF NC

5.0 ± 0.5 V 50 pF NC

0#

VCCI

VCCO

DATA

GND

DATA IN

OUT

tpxx tpxx

Vmi

Vmo DATA

OUT OUTPUT CONTROL

tPZL

V V

mi

CCA

VOL

GND

VY

DATAOUT OUTPUT CONTROL

tPLZ

V VCCA

mi

VOL

GND

Vx

VCCI

VCCI/ 2 VCCI/ 2

DATA

GND tperiod

IN

F−toggle rate, f = 1 / t_period

VCCO

Vmo

tskew tskew

Vmo

GND

VCCO

Vmo Vmo

OUTPUTDATA GND

t_skew = (tpHLmax– tpHLmin) or (tpLHmax– tpLHmin) OUTPUTDATA

V_CC

V_mi ( 19) V_CCI / 2

V_mo V_CCO / 2

V_X 0.5 x V_CCO

V_Y 0.1 x V_CCO

图

9. B='C=!#>)& ⁽18)

图

10. 3,EF@#01 ⁽18)

图

11. 3,?F@#01 ( 18)

图

12. @A"-01

图

13. @A0/01

图

14. F−Toggle45

图

15. GHI(SKEW)01

BC?J

* lEFGH D KE LE6F^†

FXMAR2102L8X −40“+85°C BU 8 MicroPak, 1.6 mmÀ

(Pb−Free) 5000 / Tape & Reel

FXMAR2102UMX 8n MLP, 1.2 mm x 1.4 mm

(Pb−Free)

†For information on tape and reel specifications, including part orientation and tape sizes, please refer to our Tape and Reel Packaging Specifications Brochure, BRD8011/D.

MicroPak is trademark of Semiconductor Components Industries, LLC (SCILLC) or its subsidiaries in the United States and/or other countries.

UQFN8, 1.4x1.2, 0.4P CASE 523AS

ISSUE B

DATE 19 AUG 2021 SCALE 4:1

GENERIC MARKING DIAGRAM*

XX = Specific Device Code M = Date Code

XXM 1

*This information is generic. Please refer to device data sheet for actual part marking.

Pb−Free indicator, “G” or microdot “G”, may or may not be present. Some products may not follow the Generic Marking.

UQFN8 1.6X1.6, 0.5P CASE 523AY

ISSUE O

DATE 31 AUG 2016

SEATING C PLANE 0.05 C

SIDE VIEW

0.05 C

A B

2X

1.60

1.60 0.05 C

TOP VIEW

PIN#1 IDENT

NOTES:

A. PACKAGE CONFORMS TO JEDEC MO−255 VARIATION UAAD.

B. DIMENSIONS ARE IN MILLIMETERS.

C. DIMENSIONS AND TOLERANCES PER ASME Y14.5M, 2009.

D. LAND PATTERN RECOMMENDATION IS EXISTING INDUSTRY LAND PATTERN.

0.025±0.025

4

1 2 3

5 6 7

8 0.30±0.05

(0.15)

(0.20)

0.30±0.05 0.05 C

0.50±0.05

BOTTOM VIEW

1.60±0.05

1.60±0.05

0.50 0.20±0.05 (8X)

1.00±0.05 0.30±0.05 (7X)

0.10 C A B 0.05 C (0.20)3X

(0.09) DETAIL A

DETAIL A SCALE : 2X (0.10)

RECOMMENDED LAND PATTERN

1.60 0.45(2X)

0.40 (6X)

1.61

0.25 (8X) 0.50

ON Semiconductor and are trademarks of Semiconductor Components Industries, LLC dba ON Semiconductor or its subsidiaries in the United States and/or other countries.

98AON13591G DOCUMENT NUMBER:

DESCRIPTION:

Electronic versions are uncontrolled except when accessed directly from the Document Repository.

Printed versions are uncontrolled except when stamped “CONTROLLED COPY” in red.

PAGE 1 OF 1 UQFN8 1.6X1.6, 0.5P

information, product features, availability, functionality, or suitability of its products for any particular purpose, nor does onsemi assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation special, consequential or incidental damages. Buyer is responsible for its products and applications using onsemi products, including compliance with all laws, regulations and safety requirements or standards, regardless of any support or applications information provided by onsemi. “Typical” parameters which may be provided in onsemi data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including “Typicals” must be validated for each customer application by customer’s technical experts. onsemi does not convey any license