XA Zynq UltraScale+ MPSoC データシート: 概要 (DS894)

© Copyright 2015–2017 Xilinx, Inc. Xilinx、 Xilinx のロゴ、 Artix、 ISE、 Kintex、 Spartan、 Virtex、 Vivado、 Zynq、 およびこの文書に含まれるその他の指定されたブ ラ ン ド は、

概要

XA Zynq® UltraScale+™ MPSoC フ ァ ミ リ は UltraScale™ MPSoC アーキ テ ク チ ャ で構築 さ れてい ます。 こ の製品フ ァ ミ リ は、 豊富な機能 を備えた 64 ビ ッ ト ク ワ ッ ド コ ア ARM® Cortex™-A53 お よびデュ アル コ ア ARM Cortex-R5 をベース と する プ ロ セ ッ シ ン グ シ ス テ ム (PS) と ザ イ リ ン ク ス のプ ロ グ ラ マブル ロ ジ ッ ク (PL) UltraScale アーキ テ ク チ ャ を 1 つのデバ イ ス に組み合わせた も のです。 こ れはオ ン チ ッ プ メ モ リ 、 マルチ ポー ト 外部 メ モ リ イ ン タ ーフ ェ イ ス、 さ ら に幅広い周辺接続 イ ン タ ーフ ェ イ ス も 備えてい ます。

プ ロ セ ッ シ ング システム (PS)

ARM Cortex-A53 ベースのア プ リ ケー

シ ョ ン プ ロ セ ッ シ ング ユニ ッ ト (APU)

• ク ワ ッ ド コ ア • CPU 周波数: 最大 1.2GHz • 拡張可能な キ ャ ッ シ ュ コ ヒ ーレ ン シ • ARMv8-A アーキ テ ク チ ャ o 64 ビ ッ ト ま たは 32 ビ ッ ト の動作モー ド o TrustZone セキ ュ リ テ ィ o 64 ビ ッ ト モー ド での A64 命令セ ッ ト 32 ビ ッ ト モー ド での A32/T32 命令セ ッ ト • NEON 高性能 SIMD メ デ ィ ア処理エ ン ジ ン • 単精度/倍精度の浮動小数点ユニ ッ ト (FPU) • CoreSight™ お よ びエ ンベデ ッ ド ト レー ス マ ク ロ セル (ETM) • ア ク セ ラ レー タ コ ヒ ーレ ン シ ポー ト (ACP) • AXI コ ヒ ーレ ン シ拡張 (ACE) • 各プ ロ セ ッ サ コ ア ご と に電源ア イ ラ ン ド のゲーテ ィ ン グ • タ イ マー と 割 り 込み o ARM ジ ェ ネ リ ッ ク タ イ マーのサポー ト o 2 つの シ ス テ ム レベルの ト リ プル タ イ マー カ ウ ン タ ー o 1 つの ウ ォ ッ チ ド ッ グ タ イ マー o 1 つのグ ロ ーバル シ ス テ ム タ イ マー • キ ャ ッ シ ュ o 32KB、 レベル 1 で 2 ウ ェ イ (連想度) セ ッ ト ア ソ シエ イ テ ィ ブ方式のパ リ テ ィ 付 き 命令キ ャ ッ シ ュ (CPU ご と に 独立) o 32KB、 レベル 1 で 4 ウ ェ イ (連想度) セ ッ ト ア ソ シエ イ テ ィ ブ方式の ECC 付きデータ キ ャ ッ シ ュ (CPU ご と に 独立) o 1MB、 16 ウ ェ イ (連想度) セ ッ ト ア ソ シエ イ テ ィ ブ レベ ル 2 の ECC 付き キ ャ ッ シ ュ (CPU 間で共有)

デ ュ アル コ ア ARM Cortex-R5 ベースの

リ アル タ イム プ ロセ ッ シング ユニ ッ ト

(RPU)

• CPU 周波数: 最大 500MHz • ARMv7-R アーキ テ ク チ ャ o A32/T32 命令セ ッ ト • 単精度/倍精度の浮動小数点ユニ ッ ト (FPU) • CoreSight™ お よ びエ ンベデ ッ ド ト レー ス マ ク ロ セル (ETM) • ロ ッ ク ス テ ッ プ ま たは独立動作 • タ イ マー と 割 り 込み o 1 つの ウ ォ ッ チ ド ッ グ タ イ マー o 2 つの ト リ プル タ イ マー カ ウ ン タ ー • キ ャ ッ シ ュ お よ び密結合 メ モ リ (TCM) o 32KB、 レベル 1 で 4 ウ ェ イ (連想度) セ ッ ト ア ソ シエ イ テ ィ ブ方式の ECC 付き命令/データ キ ャ ッ シ ュ (CPU ご と に独立) o ロ ッ ク ス テ ッ プ モー ド では 128KB の ECC 付き TCM (CPU ご と に独立) を組み合わせて 256KB を構築可能

オ ン チ ッ プ メ モ リ

• PS に 256KB オンチ ッ プ RAM (OCM)、 ECC 付 き • PL に最大 18Mb オンチ ッ プ RAM (UltraRAM)、 ECC 付 き • PL に最大 7.6Mb オンチ ッ プ RAM (ブ ロ ッ ク RAM)、 ECC 付き • PL に最大 3.5Mb オンチ ッ プ RAM (分散 RAM)

デー タ シー ト : 概要

ARM Mali-400 ベース GPU

• OpenGL ES 1.1 お よ び 2.0 をサポー ト • OpenVG 1.1 をサポー ト • GPU 周波数: 最大 600MHz • 1 つのジオ メ ト リ プ ロ セ ッ サ、 2 つの ピ ク セル プ ロ セ ッ サ • 頂点処理: 66M 三角形/秒 • ピ ク セル処理: 1.2G ピ ク セル/秒 • 64KB L2 キ ャ ッ シ ュ • 電源ア イ ラ ン ド のゲーテ ィ ン グ

外部 メ モ リ イ ン タ ー フ ェ イ ス

• マルチプ ロ ト コ ル ダ イ ナ ミ ッ ク メ モ リ コ ン ト ロー ラ ー • DDR4、 DDR3、 DDR3L、 LPDDR3 メ モ リ への 32 ビ ッ ト ま た は 64 ビ ッ ト イ ン タ ーフ ェ イ ス、およ び LPDDR4 メ モ リ への 32 ビ ッ ト イ ン タ ーフ ェ イ ス • 64 ビ ッ ト お よ び 32 ビ ッ ト モー ド での ECC サポー ト • シ ン グルま たはデ ュ アル ラ ン ク の 8 ビ ッ ト 、 16 ビ ッ ト 、 32 ビ ッ ト 幅の メ モ リ で最大 32GB のア ド レ ス空間 • ス タ テ ィ ッ ク メ モ リ イ ン タ ーフ ェ イ ス

o eMMC4.51 Managed NAND フ ラ ッ シ ュ を サポー ト

o ONFI3.1 NAND フ ラ ッ シ ュ 、 24 ビ ッ ト ECC 付 き

o 1 ビ ッ ト SPI、 2 ビ ッ ト SPI、 4 ビ ッ ト SPI ( ク ワ ッ ド SPI)、 ま たは 2 つの ク ワ ッ ド SPI (8 ビ ッ ト ) シ リ アル NOR フ ラ ッ シ ュ

8 チ ャ ネル DMA コ ン ト ロー ラ ー

• 2 つの DMA コ ン ト ロ ー ラ ー、 8 チ ャ ネルに 1 つ • メ モ リ 間、 メ モ リ か ら ペ リ フ ェ ラ ル、 ペ リ フ ェ ラ ルか ら メ モ リ 、 ス キ ャ ッ タ ー ギ ャ ザーの ト ラ ンザ ク シ ョ ン をサポー ト

シ リ アル ト ラ ン シーバー

• 4 つの専用 PS-GTR レ シーバー と ト ラ ン ス ミ ッ タ ーが最大 6.0Gb/s のデー タ レー ト を サポー ト

o SGMII ト ラ イ ス ピー ド Ethernet、 PCI Express® Gen2、 Serial-ATA (SATA)、 USB3.0、 お よ び DisplayPort をサ ポー ト

専用 I/O ペ リ フ ェ ラルおよびイ ン タ ー

フ ェ イ ス

• PCI Express — PCIe® Base 仕様 2.1 に準拠

o ルー ト コ ンプレ ッ ク スおよびエン ド ポ イ ン ト と し て構成 o Gen1 ま たは Gen2 レー ト で x1、 x2、 x4 • SATA ホ ス ト o SATA 仕様、 リ ビ ジ ョ ン 3.11 に準拠 し た 1.5、 3.0、 6.0Gb/s デー タ レー ト o ジ ャ ン ボ フ レーム • 最大 12 のエン ド ポ イ ン ト をサポー ト する 2 つの USB 3.0/2.0 デバ イ ス、 ホ ス ト 、 ま たは OTG ペ リ フ ェ ラ ル o USB 3.0/2.0 準拠のデバ イ ス IP コ ア o 超高速、 高速、 フル速度、 低速のモー ド をサポー ト o Intel XHCI 準拠の USB ホ ス ト

• CAN 2.0B に完全に準拠 し た 2 つの CAN バ ス イ ン タ ーフ ェ イ ス

o CAN 2.0A、 CAN 2.0B、 ISO 118981-1 規格に準拠 • SD/SDIO 2.0/eMMC4.51 に準拠 し た 2 つの コ ン ト ロ ー ラ ー • 3 つのペ リ フ ェ ラ ル チ ッ プ セ レ ク ト を備え た 2 つの全二重 SPI ポー ト • 2 つの高速 UART (最大 1Mb/s) • 2 つのマ ス タ ーお よ びス レーブ I2C イ ン タ ーフ ェ イ ス • ペ リ フ ェ ラ ル ピ ンの割 り 当て用に最大 78 のマルチプ レ ク ス

さ れた柔軟な I/O (MIO) (26 個の I/O のバン ク 、 最大 3 つ) • PL に接続 さ れた最大 96 の EMIO (32 個の I/O のバン ク 、 最

大 3 つ)

イ ン タ ー コ ネ ク ト

• PS 内部お よ び PS と PL 間を広帯域接続 • ARM AMBA® AXI4 ベー ス

• QoS を サポー ト し 、 レ イ テ ン シお よ び帯域幅を制御 • キ ャ ッ シ ュ コ ヒ ーレ ン ト イ ン タ ーコ ネ ク ト (CCI)

シス テム メ モ リ 管理

• シ ス テ ム メ モ リ 管理ユニ ッ ト (SMMU) • ザ イ リ ン ク ス メ モ リ 保護ユニ ッ ト (XMPU)

プ ラ ッ ト フ ォ ーム管理ユニ ッ ト

• PS ペ リ フ ェ ラ ル、 電源ア イ ラ イ ン ド 、 電源 ド メ イ ン の電力 ゲーテ ィ ン グ • PS ペ リ フ ェ ラ ル ク ロ ッ ク ゲーテ ィ ン グのユーザー フ ァ ー ム ウ ェ ア オプシ ョ ン

コ ン フ ィ ギ ュ レーシ ョ ンおよびセキ ュ

リ テ ィ ユニ ッ ト

• PS をブー ト し 、 PL を コ ン フ ィ ギ ュ レーシ ョ ン • セキ ュ アお よ び非セキ ュ ア モー ド のブー ト をサポー ト

PS のシ ス テム モニ タ ー

• オンチ ッ プの電圧お よ び温度検出

プ ロ グ ラ マ ブル ロ ジ ッ ク (PL)

コ ン フ ィ ギ ャ ラ ブル ロ ジ ッ ク ブ ロ ッ ク

(CLB)

• ル ッ ク ア ッ プ テーブル (LUT) • フ リ ッ プ フ ロ ッ プ • カ ス ケー ド 接続可能な加算器

36Kb ブ ロ ッ ク RAM

• 完全なデ ュ アル ポー ト • 最大 72 ビ ッ ト 幅 • デ ュ アル 18Kb と し て構成可能

UltraRAM

• 288Kb デ ュ アル ポー ト • 72 ビ ッ ト 幅 • エ ラ ー チ ェ ッ ク お よび訂正機能

DSP ブ ロ ッ ク

• 27 × 18 符号付 き 乗算 • 48 ビ ッ ト 加算/累算器 • 27 ビ ッ ト 前置加算器

プ ログ ラ マ ブル I/O ブ ロ ッ ク

• LVCMOS、 LVDS、 SSTL をサポー ト • 1.0V ～ 3.3V の I/O • プ ロ グ ラ ム可能な I/O 遅延およ び SerDes

JTAG バウン ダ リ スキ ャ ン

• IEEE1149.1 準拠のテ ス ト イ ン タ ーフ ェ イ ス

PCI Express

• ルー ト コ ンプ レ ッ ク ス ま たはエン ド ポ イ ン ト と し ての構成 をサポー ト • Gen3 の レー ト ま でサポー ト • 一部のデバ イ ス には最大 2 つの統合ブ ロ ッ ク

ビデオ エ ン コ ーダー /デ コ ーダー (VCU)

• EV デバ イ ス で利用可能 • PS ま たは PL か ら ア ク セ ス • エン コ ー ド と デ コ ー ド を同時に実行 • H.264 お よ び H.265 に対応

PL のシス テム モニ タ ー

• オンチ ッ プの電圧お よ び温度検出 • 最大 17 の外部入力を持つ 10 ビ ッ ト の 200KSPS ADC

機能一覧

表 1: XA Zynq UltraScale+ MPSoC: EG デバイ スの機能一覧

XAZU2EG XAZU3EG

アプ リ ケーシ ョ ン プ ロ セ ッ シ ン グ

ユニ ッ ト ク ワ ッ ド コ ア ARM Cortex-A53 MPCore (CoreSight、 NEON お よ び単精度/倍精度浮動小数点演算ユニ ッ ト 、32KB/32KB L1 キ ャ ッ シ ュ 、 1MB L2 キ ャ ッ シ ュ 内蔵) リ アル タ イ ム プ ロ セ ッ シ ン グ

ユニ ッ ト デ ュ アル コ ア ARM Cortex-R5 (CoreSight、 単精度/倍精度浮動小数点演算ユニ ッ ト 、32KB/32KB L1 キ ャ ッ シ ュ 、 TCM 内蔵)

エンベデ ッ ド お よ び外部 メ モ リ 256KB オ ンチ ッ プ メ モ リ (ECC あ り )、 外部 DDR4、 DDR3、 DDR3L、 LPDDR4、 LPDDR3、 _{外部 ク ワ ッ ド SPI、 NAND、 eMMC} 汎用 コ ネ ク テ ィ ビ テ ィ 214 本の PS I/O、 UART、 CAN、 USB 2.0、 I2C、 SPI、 32b GPIO、 リ アル タ イ ム ク ロ ッ ク 、_{ウ ォ ッ チ ド ッ グ タ イ マー、 ト リ プル タ イ マー カ ウ ン タ ー}

高速 コ ネ ク テ ィ ビ テ ィ 4 つの PS-GTR、 PCIe Gen1/2、 シ リ アル ATA 3.1、 DisplayPort 1.2a、 USB 3.0、 SGMII

グ ラ フ ィ ッ ク ス プ ロ セ ッ シ ン グ ユニ ッ ト ARM Mali™-400 MP2、 64KB L2 キ ャ ッ シ ュ シ ス テ ム ロ ジ ッ ク セル 103,320 154,350 CLB フ リ ッ プ フ ロ ッ プ 94,464 141,120 CLB LUT 47,232 70,560 分散 RAM (Mb) 1.2 1.8 ブ ロ ッ ク RAM ブ ロ ッ ク 150 216 ブ ロ ッ ク RAM (Mb) 5.3 7.6 UltraRAM ブ ロ ッ ク 0 0 UltraRAM (Mb) 0 0 DSP ス ラ イ ス 240 360 CMT 3 3 最大 HP I/O(1) _{156 156} 最大 HD I/O(2) _{96 96} シ ス テ ム モニ タ ー 2 2 GTH ト ラ ン シーバー 12.5Gb/s 0 0 ト ラ ン シーバー フ ラ ク シ ョ ナル PLL 0 0 PCIe Gen3 x16 0 0 注記:

1. HP は High Performance I/O で、 1.0V か ら 1.8V の I/O 電圧を サポー ト し ま す。 2. HD は High Density I/O で、 1.2V か ら 3.3V の I/O 電圧を サポー ト し ま す。

表 2: XA Zynq UltraScale+ MPSoC: EG デバイ ス と パ ッ ケージの各組み合わせにおける最大 I/O 数 パ ッ ケージ

(1)(2)(3) パ ッ ケージ サイズ (mm)

XAZU2EG XAZU3EG

HD、 HP、 GTH HD、 HP、 GTH

表 3: XA Zynq UltraScale+ MPSoC: EV デバイ スの機能一覧

XAZU4EV XAZU5EV

アプ リ ケーシ ョ ン プ ロ セ ッ シ ン グ

ユニ ッ ト ク ワ ッ ド コ ア ARM Cortex-A53 MPCore (CoreSight、 NEON およ び単精度/倍精度浮動小数点演算ユニ ッ ト 、32KB/32KB L1 キ ャ ッ シ ュ 、 1MB L2 キ ャ ッ シ ュ 内蔵) リ アル タ イ ム プ ロ セ ッ シ ン グ ユニ ッ ト デ ュ アル コ ア ARM Cortex-R5 (CoreSight、 単精度/倍精度浮動小数点演算ユニ ッ ト 、_{32KB/32KB L1 キ ャ ッ シ ュ 、 TCM 内蔵)}

エンベデ ッ ド お よ び外部 メ モ リ 256KB オ ンチ ッ プ メ モ リ (ECC あ り )、 外部 DDR4、 DDR3、 DDR3L、 LPDDR4、 LPDDR3、 _{外部 ク ワ ッ ド SPI、 NAND、 eMMC} 汎用 コ ネ ク テ ィ ビ テ ィ 214 本の PS I/O、 UART、 CAN、 USB 2.0、 I2C、 SPI、 32b GPIO、 リ アル タ イ ム ク ロ ッ ク 、_{ウ ォ ッ チ ド ッ グ タ イ マー、 ト リ プル タ イ マー カ ウ ン タ ー}

高速 コ ネ ク テ ィ ビ テ ィ 4 つの PS-GTR、 PCIe Gen1/2、 シ リ アル ATA 3.1、 DisplayPort 1.2a、 USB 3.0、 SGMII

グ ラ フ ィ ッ ク ス プ ロ セ ッ シ ン グ ユニ ッ ト ARM Mali™-400 MP2、 64KB L2 キ ャ ッ シ ュ ビデオ コ ーデ ッ ク 1 1 シ ス テ ム ロ ジ ッ ク セル 192,150 256,200 CLB フ リ ッ プ フ ロ ッ プ 175,680 234,240 CLB LUT 87,840 117,120 分散 RAM (Mb) 2.6 3.5 ブ ロ ッ ク RAM ブ ロ ッ ク 128 144 ブ ロ ッ ク RAM (Mb) 4.5 5.1 UltraRAM ブ ロ ッ ク 48 64 UltraRAM (Mb) 13.5 18.0 DSP ス ラ イ ス 728 1,248 CMT 4 4 最大 HP I/O(1) 156 156 最大 HD I/O(2) 96 96 シ ス テ ム モニ タ ー 2 2 GTH ト ラ ン シーバー 12.5Gb/s 4 4 ト ラ ン シーバー フ ラ ク シ ョ ナル PLL 2 2 PCIe Gen3 x16 2 2 注記:

1. HP は High Performance I/O で、 1.0V か ら 1.8V の I/O 電圧を サポー ト し ま す。 2. HD は High Density I/O で、 1.2V か ら 3.3V の I/O 電圧を サポー ト し ま す。

表 4: XA Zynq UltraScale+ MPSoC: EV デバイ ス と パ ッ ケージの各組み合わせにおける最大 I/O 数 パ ッ ケージ (1)(2) パ ッ ケージ サイズ _(mm) XAZU4EV XAZU5EV HD、 HP、 GTH HD、 HP、 GTH SFVC784(3) _{23x23 96、 156、 4 96、 156、 4} 注記: 1. パ ッ ケージ記載の詳細は、「注文情報」 を参照 し て く だ さ い。 2. すべてのデバ イ ス と パ ッ ケージの組み合わせで、 4 つの PS-GTR ト ラ ン シーバーがボ ンデ ィ ン グ さ れてい ます。 3. SFVC784 パ ッ ケージの GTH ト ラ ン シーバーは、 最大 12.5Gb/s のデー タ レー ト を サポー ト し ます。

Zynq UltraScale+ MPSoC

Zynq UltraScale+ MPSoC デバ イ ス フ ァ ミ リ は、 完全にプ ロ グ ラ マブルでヘテ ロ ジ ニ ア ス な複数のプ ロ セ ッ サ を シ ン グル チ ッ プで提供 し 、 ソ フ ト ウ ェ ア、 ハー ド ウ ェ アだけでな く イ ン タ ー コ ネ ク ト 、 消費電力、 セキ ュ リ テ ィ 、 お よ び I/O のプ ロ グ ラ マ ビ リ テ ィ を も た ら し ます。 Zynq UltraScale+ MPSoC フ ァ ミ リ には幅広いデバ イ ス が用意 さ れてお り 、 業界標準ツールを使用 し て 1 つのプ ラ ッ ト フ ォーム で、 コ ス ト 重視か ら 高性能な も の ま で各種アプ リ ケーシ ョ ン を設計で き ます。 各 Zynq UltraScale+ MPSoC が備え る PS は同 じ ですが、 PL、 ビデオ ハー ド ウ ェ ア ブ ロ ッ ク 、 I/O リ ソ ース はデバ イ ス に よ っ て さ ま ざ ま です。

XA Zynq UltraScale+ MPSoC は、 複合カ メ ラ 、 複合機能の ド ラ イ バー ア シ ス タ ン ス シ ス テ ム、 高精度な ビデオ グ ラ フ ィ ッ ク イ ン フ ォ テ イ ン メ ン ト シ ス テ ム、 ド ラ イ バー イ ン フ ォ メ ーシ ョ ン な ど広範な車載アプ リ ケーシ ョ ン をサポー ト し ます。

UltraScale MPSoC アーキ テ ク チ ャ は 32 ビ ッ ト か ら 64 ビ ッ ト へのプ ロ セ ッ サ ス ケー ラ ビ リ テ ィ を実現に し 、 仮想化、 ソ フ ト エン ジ ン と ハー ド エン ジ ンの併用に よ る リ アル タ イ ム制御、 グ ラ フ ィ ッ ク ス/ビデオ処理、 波形/パケ ッ ト 処理、 次世代の イ ン タ ーコ ネ ク ト と メ モ リ 、 高度な電力管理、 そ し て複数レベルのセキ ュ リ テ ィ 、 安全性、 信頼性を可能にす る テ ク ノ ロ ジ強化をサポー ト し ます。 ザ イ リ ン ク ス は、 XA Zynq UltraScale+ MPSoC フ ァ ミ リ 向けに多数の ソ フ ト IP を提供し てい ます。 PS および PL 内のペ リ フ ェ ラ ルには、 ス タ ン ド ア ロ ンお よ び Linux のデバ イ ス ド ラ イ バーが使用可能です。 ザ イ リ ン ク ス の Vivado® Design Suite、 SDK™、 PetaLinux 開発環境を使用 す る こ と で、 ソ フ ト ウ ェ ア エン ジニア、 ハー ド ウ ェ ア エン ジニア、 シ ス テ ム エン ジニア を問わず短期間で製品開発が完了し ます。 ま た、 PS が ARM ベース であ る ため、 ザ イ リ ン ク ス の既存の PL エ コ シ ス テ ムに加え、 幅広いサー ド パーテ ィ か ら 提供 さ れ る ツールや IP を利用で き ます。

XA Zynq UltraScale+ MPSoC フ ァ ミ リ は、 適切なオ ンチ ッ プ メ モ リ サブシ ス テ ム と 相互接続す る 、 次世代の高性能オ ンチ ッ プ イ ン タ ー コ ネ ク ト に組み込まれたヘテ ロ ジニア ス な処理エン ジ ン を最適な形で備え る こ と で、 かつてない処理性能、 I/O、 メ モ リ 帯域幅を 提供 し ます。 XA Zynq UltraScale+ MPSoC は、 さ ま ざ ま なアプ リ ケーシ ョ ン タ ス ク 向けに最適化 さ れ るヘテ ロ ジニア ス な処理エン ジ ン お よ びプ ロ グ ラ マブル エン ジ ンに よ り 、 XA Zynq-7000 All Programmable SoC と の互換性を維持 し なが ら 次世代の ス マー ト シ ス テ ムに 対応す る 非常に高い性能 と 効率を も た ら し ます。 UltraScale MPSoC アーキテ ク チ ャ は さ ら に、 次世代ス マー ト シ ス テ ムにおけ る要件で あ る 、 複数レベルのセキ ュ リ テ ィ 、 よ り 高い安全性、 高度な電力管理をサポー ト し ます。 ザ イ リ ン ク ス のエンベデ ッ ド UltraFast™ 設 計手法は、 UltraScale MPSoC アーキテ ク チ ャ に よ っ て も ら さ れ る ASIC ク ラ ス の機能を十分に活用 し なが ら 、 短期間でのシ ス テ ム開発 をサポー ト す る も のです。

アプ リ ケーシ ョ ン プ ロ セ ッ サを統合 し た こ と で、 AutoSAR や Linux な ど高レベルのオペレーテ ィ ン グ シ ス テ ムに も 対応 し ます。 XA Zynq UltraScale+ MPSoC フ ァ ミ リ では、 その他に Cortex-A53 プ ロ セ ッ サで使用で き る 標準的なオペレーテ ィ ン グ シ ス テ ム を利用可 能です。 PS と PL は別々の電源 ド メ イ ンに属し てい る ため、 必要に応 じ て PL のみ電源を遮断し て消費電力を抑え る こ と がで き ます。 必ず PS 内のプ ロ セ ッ サか ら 起動 し 、 PL は ソ フ ト ウ ェ ア主導のアプ ロ ーチで コ ン フ ィ ギ ュ レーシ ョ ン さ れます。 PL コ ン フ ィ ギ ュ レー シ ョ ンは CPU で動作する ソ フ ト ウ ェ アに よ っ て管理 さ れ る ため、 ASSP と 同 じ よ う な方式で起動 し ます。

表 5: XA Zynq UltraScale+ MPSoC デバイ スの機能

EG デバイ ス EV デバイ ス

APU ク ワ ッ ド コ ア ARM Cortex-A53 ク ワ ッ ド コ ア ARM Cortex-A53 RPU _{デ ュ アル コ ア ARM Cortex-R5 デ ュ アル コ ア ARM Cortex-R5}

GPU Mali-400MP2 Mali-400MP2

プ ロ セ ッ シ ング システム

ア プ リ ケーシ ョ ン プ ロセ ッ シ ング ユニ ッ ト (APU)

APU の主な特長は次の と お り です。

• 64 ビ ッ ト ク ワ ッ ド コ ア ARM Cortex-A53 MPCore各 コ アの機能は次の と お り です。

° ARM v8-A アーキ テ ク チ ャ

° タ ーゲ ッ ト 動作周波数: 最大 1.2GHz

° 単精度お よ び倍精度の浮動小数点: 4 SP/2 DP FLOPS/MHz

° 単精度お よ び倍精度の浮動小数点命令で NEON Advanced SIMD サポー ト

° 64 ビ ッ ト の動作モー ド で A64 命令セ ッ ト 、 32 ビ ッ ト 動作モー ド で A32/T32 命令セ ッ ト ° レベル 1 キ ャ ッ シ ュ (命令 と データ が独立、 各 Cortex-A53 CPU に 32KB) - 2 ウ ェ イ (連想度) セ ッ ト ア ソ シエ イ テ ィ ブ方式のパ リ テ ィ 付 き 命令キ ャ ッ シ ュ - 4 ウ ェ イ (連想度) セ ッ ト ア ソ シエ イ テ ィ ブ方式のパ リ テ ィ 付 き デー タ キ ャ ッ シ ュ ° 各プ ロ セ ッ サ コ アに メ モ リ 管理ユニ ッ ト (MMU) を内蔵 ° TrustZone に よ る セ キ ュ ア モー ド 動作 ° 仮想化をサポー ト • 動作モー ド : シ ン グル プ ロ セ ッ サ、 対称 ク ワ ッ ド プ ロ セ ッ サ、 非対称 ク ワ ッ ド プ ロ セ ッ サ • 16 ウ ェ イ (連想度) セ ッ ト ア ソ シエ イ テ ィ ブ レベル 2 の ECC 付 き キ ャ ッ シ ュ を統合 • 割 り 込みお よ び タ イ マー ° ジ ェ ネ リ ッ ク 割 り 込み コ ン ト ロ ー ラ ー (GIC-400) ° ARM ジ ェ ネ リ ッ ク タ イ マー (各 CPU に 4 つの タ イ マー ) ° 1 つの ウ ォ ッ チ ド ッ グ タ イ マー (WDT) ° 1 つのグ ロ ーバル タ イ マー ° 2 つの ト リ プル タ イ マー /カ ウ ン タ ー (TTC) • CoreSight に よ る デバ ッ グお よ び ト レー ス を サポー ト ° エンベデ ッ ド ト レース マ ク ロ セル (ETM) での命令 ト レース ° ク ロ ス ト リ ガー イ ン タ ーフ ェ イ ス (CTI) に よ っ て、 ハー ド ウ ェ ア ブ レー ク ポ イ ン ト お よび ト リ ガーが可能 • PL への ACP イ ン タ ーフ ェ イ ス には I/O コ ヒ ーレ ン シがあ り 、 レベル 2 キ ャ ッ シ ュ 割 り 当て • PL への ACE イ ン タ ーフ ェ イ ス には完全な コ ヒ ーレ ン シ • 各プ ロ セ ッ サ コ ア ご と に電源ア イ ラ ン ド のゲーテ ィ ン グ • コ ア ご と に eFUSE を無効化する オプシ ョ ン

リ アル タ イム プ ロセ ッ シ ング ユニ ッ ト (RPU)

• デ ュ アル コ ア ARM Cortex-R5 MPCore 各コ アの機能は次の と お り です。

° ARM v7-R アーキ テ ク チ ャ (32 ビ ッ ト ) ° タ ーゲ ッ ト 動作周波数: 最大 500MHz ° A32/T32 命令セ ッ ト を サポー ト ° レベル 1 で 4 ウ ェ イ (連想度) セ ッ ト ア ソ シエ イ テ ィ ブ方式の ECC 付き キ ャ ッ シ ュ (命令 と デー タ は別々、 32KB) ° 各プ ロ セ ッ サに メ モ リ 保護ユニ ッ ト (MPU) を内蔵 ° 128KB 密結合 メ モ リ (TCM)、 ECC サポー ト あ り ° ロ ッ ク ス テ ッ プ モー ド では TCM を組み合わせて 256KB を構築可能 • シ ン グル プ ロ セ ッ サ ま たはデュ アル プ ロ セ ッ サ モー ド で動作可能 (ス プ リ ッ ト およ びロ ッ ク ス テ ッ プ) • 専用 SWDT および ト リ プル タ イ マー カ ウ ン タ ー (TTC) • CoreSight に よ る デバ ッ グお よ び ト レー ス を サポー ト ° エンベデ ッ ド ト レース マ ク ロ セル (ETM) での命令およ び ト レース ° ク ロ ス ト リ ガー イ ン タ ーフ ェ イ ス (CTI) に よ っ て、 ハー ド ウ ェ ア ブ レー ク ポ イ ン ト お よび ト リ ガーが可能 • eFUSE の無効化オプシ ョ ン

フル電力 ド メ イ ン DMA (FPD-DMA) 低電力 ド メ イ ン DMA (LPD-DMA)

• 2 つの汎用 DMA コ ン ト ロ ー ラ ー (1 つは フル電力 ド メ イ ン (FPD-DMA)、 も う 1 つは低電力 ド メ イ ン (LPD-DMA)) • 各 DMA に 8 つの独立チ ャ ネル • 複数の伝送 タ イ プ ° メ モ リ 間 ° メ モ リ か ら ペ リ フ ェ ラ ル ° ペ リ フ ェ ラ ルか ら メ モ リ ° ス キ ャ ッ タ ー ギ ャ ザー • 各 DMA に 8 つのペ リ フ ェ ラ ル イ ン タ ーフ ェ イ ス • 各 DMA の TrustZone に よ り セキ ュ ア動作オプシ ョ ン

ザイ リ ン ク ス メ モ リ 保護ユニ ッ ト (XMPU)

• 領域ベース の メ モ リ 保護ユニ ッ ト • 最大 16 個の領域 • 各領域は 1MB ま たは 4KB のア ド レ ス ア ラ イ メ ン ト をサポー ト • 領域は重複可、 領域番号が大 き いほ ど高い優先度 • 各領域は個別に有効化/無効化で き る • 各領域に開始ア ド レ スお よ び終了ア ド レ ス があ る

グ ラ フ ィ ッ ク ス プ ロセ ッ シ ング ユニ ッ ト (GPU)

• OpenGL ES 1.1 お よ び 2.0 をサポー ト • OpenVG 1.1 をサポー ト • タ ーゲ ッ ト 動作周波数: 最大 600MHz • 1 つのジオ メ ト リ プ ロ セ ッ サ、 2 つの ピ ク セル プ ロ セ ッ サ • 頂点処理: 66M 三角形/秒 • ピ ク セル処理: 1.2G ピ ク セル/秒 • 64KB レベル 2 キ ャ ッ シ ュ (読み出 し 専用) • 4X お よ び 16X ア ンチエ イ リ ア ス機能を サポー ト • ETC テ ク ス チ ャ 圧縮に よ り 外部 メ モ リ 帯域幅を削減 • 各種テ ク ス チ ャ フ ォーマ ッ ト を幅広 く サポー ト ° RGBA 8888、 565、 1556 ° Mono 8、 16 ° YUV フ ォ ーマ ッ ト を サポー ト • 複数のグ ラ フ ィ ッ ク ス シ ェーダー エン ジ ン間での自動負荷分散 • 2D お よ び 3D グ ラ フ ィ ッ ク ス ア ク セ ラ レーシ ョ ン に よ り 最大 1080p 解像度 ま で ス ケー ラ ブルな性能 • 各ジオ メ ト リ プ ロ セ ッ サお よびピ ク セル プ ロ セ ッ サは 4KB ページ MMU をサポー ト • 各 GPU エン ジ ンお よび共有キ ャ ッ シ ュ で電源ア イ ラ ン ド のゲーテ ィ ン グ • eFUSE の無効化オプシ ョ ン

ダ イ ナ ミ ッ ク メ モ リ コ ン ト ロー ラ ー (DDRC)

• DDR3、 DDR3L、 DDR4、 LPDDR3、 LPDDR4 • タ ーゲ ッ ト デー タ レー ト : -1 ス ピー ド グ レー ド で最大 2,400Mb/s の DDR4 動作 • DDR4、 DDR3、 DDR3L、 LPDDR3 メ モ リ で 32 ビ ッ ト ま たは 64 ビ ッ ト のバ ス 幅を サポー ト し 、 LPDDR4 メ モ リ で 32 ビ ッ ト のバ ス 幅をサポー ト • ECC サポー ト (追加ビ ッ ト を使用) • 最大 32GB の DRAM 総容量 • 低消費電力モー ド ° ア ク テ ィ ブ/プ リ チ ャ ージ パ ワー ダ ウ ン ° セルフ リ フ レ ッ シ ュ (コ ン ト ロ ー ラ ー パ ワー サ イ ク ル後のセルフ リ フ レ ッ シ ュ か ら の ク リ ーン な終了を含む) • ソ フ ト ウ ェ アが読み出 し /書き込みア イ を計測し て遅延を動的に調整で き る こ と で強化 さ れた DDR ト レーニ ン グ • 読み出 し パスお よ び書 き 込みパ ス に別々のパフ ォーマ ン ス モニ タ ー

• テ ス ト 用に PHY デバ ッ グ ア ク セ ス ポー ト (DAP) を JTAG に統合

DDR メ モ リ コ ン ト ロ ー ラ ーには複数のポー ト が接続 さ れてい る ため、 PS と PL が同 じ メ モ リ へのア ク セ ス を共有で き ます。 こ の際、 DDR コ ン ト ロ ー ラ ーは、 次に示す 6 つの AXI ス レーブ ポー ト を使用 し ます。

• ARM Cortex-A53 CPU、 RPU (ARM Cortex-R5 お よ び LPD ペ リ フ ェ ラ ル)、 GPU、 高速ペ リ フ ェ ラ ル (USB3、 PCIe、 SATA)、 PL か ら キ ャ ッ シ ュ コ ヒ ーレ ン ト イ ン タ ーコ ネ ク ト (CCI) を経由する高性能ポー ト (HP0 と HP) か ら の 128 ビ ッ ト AXI ポー ト が 2 つ • ARM Cortex-R5 CPU 専用の 64 ビ ッ ト ポー ト が 1 つ

• DisplayPort お よ び PL の HP2 ポー ト か ら の 128 ビ ッ ト AXI ポー ト が 1 つ • PL の HP3 お よ び HP4 ポー ト か ら の 128 ビ ッ ト AXI ポー ト が 1 つ • 汎用 DMA および PL の HP5 ポー ト か ら の 128 ビ ッ ト AXI ポー ト が 1 つ

高速 コ ネ ク テ ィ ビ テ ィ ペ リ フ ェ ラル

PCIe

• PCI Express Base 仕様 2.1 に準拠

• PCI Express の ト ラ ン ザ ク シ ョ ン オーダ リ ン グ規則に完全に準拠 • レーン幅: Gen1 ま たは Gen2 レー ト で x1、 x2、 x4 • 1 つの仮想チ ャ ネル • 全二重 PCIe ポー ト • エン ド ポ イ ン ト お よ びシ ン グル PCIe リ ン ク ルー ト ポー ト • ルー ト ポー ト がエンハン ス ド コ ン フ ィ ギ ュ レーシ ョ ン ア ク セ ス メ カニズム (ECAM) をサポー ト 、 コ ン フ ィ ギ ュ レーシ ョ ン ト ラ ン ザ ク シ ョ ンの生成 • INTx お よ び MSI のルー ト ポー ト サポー ト • MSI ま たは MSI-X のエ ン ド ポ イ ン ト サポー ト ° 1 つの物理的機能、 ま たは SR-IOV ° リ ラ ッ ク ス オーダ リ ン グ ま たは ID オーダ リ ン グ な し ° 完全に コ ン フ ィ ギ ャ ラ ブルな BAR ° INTx は推奨 さ れていないが、 生成可能 ° タ ーゲ ッ ト /ス レーブ アパーチ ャーのア ド レ ス ト ラ ンザ ク シ ョ ンおよ び割 り 込み性能が設定可能なエン ド ポ イ ン ト

SATA

• SATA 3.1 仕様に準拠 • SATA ホ ス ト ポー ト は最大 2 つの外部デバ イ ス を サポー ト • Advanced Host Controller Interface (AHCI) ver. 1.3 に準拠 • 1.5Gb/s、 3.0Gb/s、 6.0Gb/s のデー タ レー ト

• 電力管理機能: パーシ ャ ルおよ び休止モー ド をサポー ト

USB 3.0

• 2 つの USB コ ン ト ロ ー ラ ー (USB 2.0 ま たは USB 3.0 と し て構成可能) • 最大 5.0Gb/s データ レー ト

• ホ ス ト お よ びデバ イ ス モー ド

° 超高速、 高速、 フル、 低速の各ス ピー ド モー ド ° 最大 12 個のエン ド ポ イ ン ト

° USB ホ ス ト コ ン ト ロ ー ラ ー レ ジ ス タ お よ びデー タ 構造は Intel xHCI 仕様に準拠 ° 内蔵 DMA を備え る 64 ビ ッ ト の AXI マ ス タ ー ポー ト

DisplayPort コ ン ト ロー ラ ー

• DisplayPort 出力を使用 し た 4K デ ィ ス プ レ イ 処理

° 最大解像度は 4K x 2K-30 (30Hz ピ ク セル レー ト )

° DisplayPort AUX チ ャ ネル、 お よ び出力にホ ッ ト プ ラ グ検出 (HPD) ° 6、 8、 10、 お よ び 12 ビ ッ ト /カ ラ ーで RGB YCbCr 4:2:0、 4:2:2、 4:4:4

° 6、 8、 10、 お よ び 12 ビ ッ ト /カ ラ ー コ ン ポーネ ン ト で Y のみ、 xvYCC、 RGB 4:4:4、 YCbCr 4:4:4、 YCbCr 4:2:2、 YCbCr 4:2:0

のビデオ フ ォーマ ッ ト ° 256 カ ラ ー パレ ッ ト ° 複数の フ レーム バ ッ フ ァ ー フ ォーマ ッ ト ° パレ ッ ト に よ る 1、 2、 4、 8 ビ ッ ト /ピ ク セル (bpp) の色深度 ° 16、 24、 32bpp ° RGBA8888、 RGB555 な ど のグ ラ フ ィ ッ ク ス フ ォ ーマ ッ ト • PL ま たは専用 DMA コ ン ト ロ ー ラ ーか ら の ス ト リ ー ミ ン グ ビデオ を受け取 る • グ ラ フ ィ ッ ク ス のアルフ ァ ブ レ ン ド お よび ク ロ マ キーが可能 • オーデ ィ オ サポー ト ° シ ン グル ス ト リ ームでは 192kHz、 24 ビ ッ ト の解像度で最大 8 LPCM チ ャ ネルをサポー ト ° DRA、 Dolby MAT、 DTS HD を含む圧縮フ ォ ーマ ッ ト を サポー ト

° マルチ ス ト リ ーム伝送 よ っ てオーデ ィ オ チ ャ ネル数を拡張 ° オーデ ィ オ コ ピー防止 ° PL か ら の 2 チ ャ ネルの ス ト リ ー ミ ン グ ま たは入力 ° メ モ リ オーデ ィ オ フ レーム バ ッ フ ァ ーか ら のマルチチ ャ ネルの非ス ト リ ー ミ ン グ オーデ ィ オ • ISO/IEC 13818-1 に準拠す る シ ス テ ム タ イ ム ク ロ ッ ク (STC) を含む • 最小限の リ ソ ース でブー ト 時間表示

プ ラ ッ ト フ ォ ーム管理ユニ ッ ト (PMU)

• ブー ト 中にシ ス テ ムの初期化を実行 • ス リ ープ ス テー ト 中はアプ リ ケーシ ョ ンお よ び リ アル タ イ ム プ ロ セ ッ サへを代表する も の と し て動作する • 電源投入 と ウ ェー ク ア ッ プ要求後の再動作を開始す る • シ ス テ ムの電力ス テー ト を常に維持管理す る • ア イ ラ ン ド お よ び ド メ イ ンの電源投入、 電源切断、 リ セ ッ ト 、 ク ロ ッ ク ゲーテ ィ ン グ、 電力ゲーテ ィ ン グに必要な下位イ ベン ト のシーケ ン ス を管理す る • エ ラ ー処理お よ びレ ポー ト な ど のエ ラ ー管理 • メ モ リ ス ク ラ ブな どの安全性チ ェ ッ ク 機能 PMU には、 次のブ ロ ッ ク があ り ます。 • プ ラ ッ ト フ ォーム管理プ ロ セ ッ サ • 固定 ROM に よ るデバ イ ス のブー ト ア ッ プ • ECC 付 き 128KB RAM に よ る オプシ ョ ン のユーザー /フ ァ ーム ウ ェ ア コ ー ド • ロ ーカルお よ びグ ロ ーバル レ ジ ス タ で電源切断、 電源投入、 リ セ ッ ト 、 ク ロ ッ ク ゲーテ ィ ン グ、 電力ゲーテ ィ ン グ を管理 • ほかのモジ ュ ールか ら の 16 の割 り 込みに対応する割 り 込みコ ン ト ロ ー ラ ーおよ び内部プ ロ セ ッ サ通信 イ ン タ ーフ ェ イ ス (IPI) • PS I/O と PL と の間の GPI お よ び GPO イ ン タ ーフ ェ イ ス

コ ン フ ィ ギ ュ レーシ ョ ン セキ ュ リ テ ィ ユニ ッ ト (CSU)

• ECC 内蔵の ト リ プル冗長セ キ ュ ア プ ロ セ ッ サ ブ ロ ッ ク (SPB) • 暗号 イ ン タ ーフ ェ イ ス ブ ロ ッ ク は、 次で構成 さ れます。 ° 256 ビ ッ ト AES-GCM ° SHA-3/384 ° 4,096 ビ ッ ト RSA • キー管理ユニ ッ ト • 内蔵 DMA • PCAP イ ン タ ーフ ェ イ ス • コ ン フ ィ ギ ュ レーシ ョ ンの前段階で ROM の検証をサポー ト • セキ ュ ア ま たは非セキ ュ ア モー ド で第 1 段階ブー ト ロ ーダー (FSBL) を OCM に ロ ー ド • コ ン フ ィ ギ ュ レーシ ョ ン後の電圧、 温度、 周波数の監視をサポー ト

ザイ リ ン ク ス ペ リ フ ェ ラル保護ユニ ッ ト (XPPU)

• ペ リ フ ェ ラ ルの保護機能を提供 • 同時に最大 20 のマ ス タ ー • 多様な アパーチ ャ ー サ イ ズ • マ ス タ ーご と に特定のア ド レ ス アパーチ ャーのア ク セ ス制御 • ペ リ フ ェ ラ ルご と の 64KB ペ リ フ ェ ラ ル アパーチ ャーおよ び制御ア ク セ ス

I/O ペ リ フ ェ ラル

IOP ユニ ッ ト には、 デー タ 通信ペ リ フ ェ ラ ルが含ま れ ます。 IOP の主な特長は次の と お り です。

ト リ プル ス ピー ド ギガビ ッ ト イーサネ ッ ト

• IEEE 802.3 に準拠 し 、 10/100/1,000Mb/s の転送レー ト (全二重お よ び半二重) をサポー ト • ジ ャ ン ボ フ レーム をサポー ト • ス キ ャ ッ タ ー ギ ャ ザー DMA 機能を内蔵 • RMON/MIB 用の統計カ ウ ン タ ー レ ジ ス タ

• 外部 PHY を使用 し 、 RGMII イ ン タ ーフ ェ イ ス で複数の I/O タ イ プ (1.8、 2.5、 3.3V) • PL への GMII イ ン タ ーフ ェ イ ス で次を サポー ト : TBI、 SGMII、 RGMII v2.0

• 送信フ レームでパ ッ ド お よ び巡回冗長検査 (CRC) の自動生成

• ト ラ ン ス ミ ッ タ ーお よ びレ シーバー IP、 TCP、 UDP チ ェ ッ ク サムのオフ ロー ド • 物理層を管理す る ための MDIO イ ン タ ーフ ェ イ ス

• 入力ポーズ フ レームの認識 と 送信ポーズ フ レームのハー ド ウ ェ ア生成の全二重フ ロ ー制御 • 入力 VLAN と 優先度タ グの付いた フ レーム を認識する 802.1Q VLAN タ グ

SD/SDIO 3.0 コ ン ト ロー ラ ー

セキ ュ ア デジ タ ル (SD) デバ イ ス だけでな く eMMC 4.51 をサポー ト し ます。 • ホ ス ト モー ド のサポー ト のみ • 内蔵 DMA • 1/4 ビ ッ ト SD 仕様、 バージ ョ ン 3.0 • 1/4/8 ビ ッ ト eMMC 仕様、 バージ ョ ン 4.51

• SD カー ド お よ び eMMC か ら のプ ラ イ マ リ ブー ト を サポー ト (Managed NAND) • 高速、 デフ ォ ル ト 、 低速の レー ト をサポー ト • 1 ビ ッ ト と 4 ビ ッ ト のデー タ イ ン タ ーフ ェ イ ス ° 低速 ク ロ ッ ク 0 ～ 400KHz ° デフ ォ ル ト ク ロ ッ ク 0 ～ 25MHz ° 高速 ク ロ ッ ク 0 ～ 50MHz • 高速 イ ン タ ーフ ェ イ ス ° SD UHS-1: 208MHz ° eMMC HS200: 200MHz • メ モ リ 、 I/O、 SD カー ド • 電力制御モー ド • 最大 512B デー タ FIFO イ ン タ ーフ ェ イ ス

UART

• プ ロ グ ラ ム可能なボー レー ト 生成回路 • 6、 7、 ま たは 8 デー タ ビ ッ ト • 1、 1.5、 ま たは 2 ス ト ッ プ ビ ッ ト • 奇数、 偶数、 スペース、 マー ク 、 パ リ テ ィ な し • パ リ テ ィ 、 フ レー ミ ン グ、 お よ びオーバー ラ ン エ ラ ーの検出 • 改行生成お よ び検出 • 自動エ コ ー、 ロ ーカル ループバ ッ ク 、 お よび リ モー ト ループバ ッ ク チ ャ ネル モー ド • モデム制御信号: CTS、 RTS、 DSR、 DTR、 RI、 DCD (EMIO か ら のみ)

SPI

• 全二重動作に よ っ て送信の受信の同時実行が可能 • 深 さ が 128B の読み出 し お よ び書き込み FIFO • マ ス タ ー /ス レーブ SPI モー ド • 最大 3 つのチ ッ プ セ レ ク ト ラ イ ン • マルチマ ス タ ー環境 • 2 つ以上のマ ス タ ーが検知 さ れた ら 、 エ ラ ー状態を特定 • 選択可能なマ ス タ ー ク ロ ッ ク リ フ ァ レ ン ス • ソ フ ト ウ ェ アは ス テー ト を ポー リ ン グす る か、 割 り 込み駆動にで き る

I2C

• 128 ビ ッ ト バ ッ フ ァ ー サ イ ズ • 標準 (100kHz) およ び高速 (400kHz) 両方のバス データ レー ト • マ ス タ ー /ス レーブ モー ド • 標準ま たは拡張ア ド レ ス • 低速ホ ス ト サービ ス には I2C バス ホール ド

GPIO

• 最大 128 GPIO ビ ッ ト ° MIO か ら 最大 78 ビ ッ ト 、 EMIO か ら 最大 96 ビ ッ ト • 各 GPIO ビ ッ ト は入力ま たは出力 と し て動的にプ ロ グ ラ ム可能 • 全レ ジ ス タ の各ビ ッ ト に独立 し た リ セ ッ ト 値 • 各 GPIO 信号に割 り 込み要求生成 • 全制御レ ジ ス タ (データ 出力レ ジ ス タ 、 方向制御レ ジ ス タ、 割 り 込み ク リ ア レ ジ ス タ を含む) にシ ン グル チ ャ ネル (ビ ッ ト ) 書き込 み性能 • 出力モー ド で リ ー ド バ ッ ク

CAN

• ISO 11898 -1、 CAN2.0A、 CAN 2.0B 規格に準拠

• 標準 (11 ビ ッ ト 識別子) と 拡張 (29 ビ ッ ト 識別子) の両フ レーム • 最大 1Mb/s のビ ッ ト レー ト • 64 メ ッ セージの深 さ の送信お よ び受信 メ ッ セージ FIFO • TXFIFO お よ び RXFIFO の透か し 割 り 込み • 通常モー ド 時のエ ラ ーま たはアービ ト レーシ ョ ン損失での自動再伝送 • 4 つの受信フ ィ ル タ ーに よ る 受信フ ィ ル タ リ ン グ • 自動 ウ ェー ク ア ッ プ付 き の ス リ ープ モー ド • ス ヌープ モー ド • 受信 メ ッ セージの 16 ビ ッ ト タ イ ム ス タ ンプ • 内部生成 さ れた基準 ク ロ ッ ク と MIO か ら の外部基準 ク ロ ッ ク 入力 • 24MHz の基準 ク ロ ッ ク 入力で 80 ～ 83% の ク ロ ッ ク サンプ リ ン グ エ ッ ジ を保証 • ポー ト ご と に eFUSE を無効化する オプシ ョ ン

USB 2.0

• 2 つの USB コ ン ト ロ ー ラ ー (USB 2.0 ま たは USB 3.0 と し て構成可能) • ホ ス ト 、 デバ イ ス、 On-The-Go (OTG) モー ド

ス タ テ ィ ッ ク メ モ リ イ ン タ ー フ ェ イ ス

ス タ テ ィ ッ ク メ モ リ イ ン タ ーフ ェ イ スは外部の ス タ テ ィ ッ ク メ モ リ をサポー ト し ます。 • 最大 24 ビ ッ ト ECC の ONFI 3.1 NAND フ ラ ッ シ ュ をサポー ト

• 1 ビ ッ ト SPI、 2 ビ ッ ト SPI、 4 ビ ッ ト SPI ( ク ワ ッ ド SPI)、 ま たは 2 つの ク ワ ッ ド SPI (8 ビ ッ ト ) シ リ アル NOR フ ラ ッ シ ュ • Manage NAND フ ラ ッ シ ュ を サポー ト す る 8 ビ ッ ト eMMC イ ン タ ーフ ェ イ ス

NAND ONFI 3.1 フ ラ ッ シ ュ コ ン ト ロー ラ ー

• ONFI 3.1 準拠 • ONFI 3.1 仕様に よ っ てチ ッ プ セ レ ク ト 数を削減 • SLC NAND でのブー ト / コ ン フ ィ ギ ュ レーシ ョ ンお よ びデー タ 格納 • SLC NAND に基づ く ECC オプシ ョ ン ° 512+ スペア バ イ ト ご と に 1、 4、 ま たは 8 ビ ッ ト ° 1,024+ スペア バ イ ト ご と に 24 ビ ッ ト • 最大バン ド 幅は次の と お り ° 非同期モー ド (SDR) 50MHz ° 同期モー ド (NV-DDR) 100MHz (200Mb/s) • 8 ビ ッ ト SDR NAND イ ン タ ーフ ェ イ ス • 2 つのチ ッ プ セ レ ク ト • プ ロ グ ラ ム可能な ア ク セ ス タ イ ミ ン グ • 1.8V お よ び 3.3V I/O • 内蔵 DMA に よ る性能向上

Quad-SPI コ ン ト ロー ラ ー

• 4 バ イ ト (32 ビ ッ ト ) と 3 バ イ ト (24 ビ ッ ト ) のア ド レ ス 幅 • 150MHz の最大 SPI ク ロ ッ ク (マ ス タ ー モー ド ) • シ ン グル、 デ ュ アル パ ラ レル、 デュ アル ス タ ッ ク モー ド • 読み出 し 動作用の 32 ビ ッ ト AXI リ ニア ア ド レ ス マ ッ ピ ン グ イ ン タ ーフ ェ イ ス • 最大 2 つのチ ッ プ セ レ ク ト 信号 • 書 き 込み防止信号 • ホール ド 信号 • 4 ビ ッ ト の双方向 I/O 信号 • x1/x2/x4 読み出 し レー ト 要件 • x1 書 き 込みレー ト 要件のみ • 深 さ が 64 バ イ ト のエン ト リ FIFO に よ る QSPI 読み出し 効率の向上 • 内蔵 DMA に よ る性能向上

ビデオ エ ン コ ーダー /デ コ ーダー (VCU)

Zynq UltraScale+ MPSoC で EV と い う 接尾辞の付 く デバ イ ス では、 ビデオ コ ーデ ッ ク (エン コーダー /デ コ ーダー ) が利用で き ます。 VCU は PL にあ り 、 PL ま たは PS か ら ア ク セ ス可能です。 • 別々の コ ア を介 し てエン コ ー ド と デ コ ー ド の同時実行 • H.264 ハ イ プ ロ フ ァ イ ル、 レベル 5.2 (4Kx2K-60 レー ト ) • H.265 (HEVC)、 メ イ ン 10 プ ロ フ ァ イ ル、 レベル 5.1、 ハ イ テ ィ ア、 4Kx2K-60 の最大レー ト • 8 ビ ッ ト お よ び 10 ビ ッ ト のエ ン コ ーデ ィ ン グ • 4:2:0 お よ び 4:2:2 の ク ロ マ サンプ リ ン グ • 8Kx4K-15 レー ト • 総レー ト が最大 4Kx2K-60 のマルチ ス ト リ ーム • 低レ イ テ ン シ モー ド • PS DRAM を共有す る か、 PL の専用 DRAM を使用で き る • ク ロ ッ ク /電力管理

イ ン タ ー コ ネ ク ト

すべてのブ ロ ッ ク は、 マルチ レ イ ヤーの ARM Advanced Microprocessor Bus Architecture (AMBA) AXI イ ン タ ーコ ネ ク ト を介 し て互いに、 そ し て PL に接続 さ れてい ます。 こ の イ ン タ ーコ ネ ク ト は、 ノ ンブ ロ ッ キ ン グ型で同時に複数のマ ス タ ー /ス レーブ ト ラ ンザ ク シ ョ ン をサポー ト し ます。

ARM CPU な ど の レ イ テ ン シの影響を受けやすいマ ス タ ー デバ イ ス は メ モ リ への最短パ ス を割 り 当て、 PL マ ス タ ー デバ イ ス と な る 可 能性があ る 帯域幅が重視 さ れ る マ ス タ ー デバ イ ス にはス レーブ デバ イ ス と の接続が高スループ ッ ト と な る よ う に イ ン タ ーコ ネ ク ト は 設計 さ れてい ます。

こ の イ ン タ ー コ ネ ク ト を通過す る ト ラ フ ィ ッ ク は、 イ ン タ ー コ ネ ク ト 内の QoS (Quality of Service) ブ ロ ッ ク で制御 さ れます。 QoS 機能 を使用 し て、 CPU、 DMA コ ン ト ロ ー ラ ー、 およ び IOP のマ ス タ ーに相当する統合 さ れたエン テ ィ テ ィ で生成 さ れた ト ラ フ ィ ッ ク を制 御 し ます。

PS イ ン タ ー フ ェ イ ス

PS イ ン タ ーフ ェ イ ス には、 チ ッ プ外への外部 イ ン タ ーフ ェ イ ス ま たは PS か ら PL への信号が含 ま れ ます。

PS の外部イ ン タ ー フ ェ イ ス

Zynq UltraScale+ MPSoC の外部 イ ン タ ーフ ェ イ ス は、 PL ピ ン と し て割 り 当て る こ と ので き ない専用ピ ン を使用 し ます。 こ れ ら の ピ ン は次の と お り です。

MIO の概要

IOP ペ リ フ ェ ラ ルは、 共有 リ ソ ース で あ る 最大 78 ピ ン の専用多目的 I/O (MIO) を介 し て外部デバ イ ス と 通信 し ます。 各ペ リ フ ェ ラ ル は、 あ ら か じ め定義 さ れた ピ ン グループの 1 つに割 り 当て る こ と がで き、 同時に複数のデバ イ ス を柔軟に割 り 当て る こ と が可能です。 すべての I/O ペ リ フ ェ ラ ルを同時に使用する には 78 ピ ンでは不十分ですが、 ほ と ん どの IOP イ ン ターフ ェ イ ス信号は PL で使用可能な ため、 適切に電源投入 し て コ ン フ ィ ギ ュ レーシ ョ ンすれば、 標準の PL I/O ピ ンが利用で き ます。 EMIO に よ っ てマ ッ プ さ れていない PS ペ リ フ ェ ラ ルか ら PL I/O へのア ク セ ス が可能です。 ポー ト マ ッ ピ ン グは複数の位置に割 り 当て る こ と がで き ます。 た と えば、 CAN ピ ンの場合は最大 12 箇所のポー ト マ ッ ピ ン グが可能 です。 PS コ ン フ ィ ギ ュ レーシ ョ ン ウ ィ ザー ド (PCW) は、 ペ リ フ ェ ラ ルおよ びス タ テ ィ ッ ク メ モ リ のピ ン マ ッ ピ ン グに役立ち ます。

ト ラ ン シーバー (PS-GTR)

フル電力 ド メ イ ン (FPD) にあ る 4 つの PS-GTR ト ラ ン シーバーは、 最大 6.0Gb/s のデータ レー ト をサポー ト し ます。 すべてのプ ロ ト コ ルを同時に割 り 当て る こ と はで き ません。 ト ラ ン シーバーを使用 し て常時 4 つの差動ペア を割 り 当て る こ と が可能です。 こ れは、 高速 I/O マルチプ レ ク サーを介 し てユーザー プ ロ グ ラ マブルです。 • 1 つの ク ワ ッ ド ト ラ ン シーバー PS-GTR (TX/RX ペア) は次の規格を同時にサポー ト で き ます。

° Gen1 (2.5Gb/s) ま たは Gen2 (5.0Gb/s) の PCIe で x1、 x2、 ま たは x4 レーン ° 1.62Gb/s、 2.7Gb/s、 ま たは 5.4Gb/s の DisplayPort (TX のみ) で 1 ま たは 2 レーン ° 1.5Gb/s、 3.0Gb/s、 6.0Gb/s で 1 ま たは 2 SATA チ ャ ネル

° 5.0Gb/s で 1 ま たは 2 USB3.0 チ ャ ネル ° 1.25Gb/s で 1 ～ 4 Ethernet SGMII チ ャ ネル

• ト ラ ン シーバー リ ソ ース を PS マ ス タ ー (DisplayPort、 PCIe、 Serial-ATA、 USB3.0、 GigE) に接続する ために、 柔軟でホ ス ト がプ ロ グ ラ マブルなマルチプ レ ク ス機能を提供 表 6: MIO ペ リ フ ェ ラル イ ン タ ー フ ェ イ スのマ ッ ピ ング ペ リ フ ェ ラル イ ン タ ー フ ェ イ ス MIO EMIO ク ワ ッ ド SPI NAND Yes 不可

USB2.0: 0、 1 Yes: 外部 PHY No

SDIO 0、 1 Yes あ り SPI: 0、 1 I2C: 0、 1 CAN: 0、 1 GPIO Yes CAN: 外部 PHY GPIO: 最大 78 ビ ッ ト Yes CAN: 外部 PHY GPIO: 最大 96 ビ ッ ト GigE: 0、 1、 2、 3 RGMII v2.0: 外部 PHY

プ ロ グ ラ マブル ロ ジ ッ ク で GMII、 RGMII v2.0 (HSTL)、 RGMII v1.3、 MII、 SGMII、 1000BASE-X をサポー ト UART: 0、 1 簡易 UART: 2 ピ ン のみ (TX と RX) フル機能 UART (TX、 RX、 DTR、 DCD、 DSR、 RI、 RTS、 CTS) は、 次のいず れかの使用が必要 • MIO を介す 2 つのプ ロ セ ッ シ ン グ シ ス テ ム (PS) ピ ン (RX、 TX) と 6 つのプ ロ グ ラ マブル ロ ジ ッ ク (PL) ピ ン、 ま たは • 8 つのプ ロ グ ラ マブル ロ ジ ッ ク (PL) ピ ン デバ ッ グ ト レース ポー ト Yes: 最大 16 ト レー ス ビ ッ ト Yes: 最大 32 ト レー ス ビ ッ ト

HS-MIO

HS-MIO は、 PS 内の高速ペ リ フ ェ ラ ルか ら PS-GTR ト ラ ン シーバーの差動ペアへ、 コ ン フ ィ ギ ュ レーシ ョ ン レ ジ ス タ で定義 さ れた と お り に多重ア ク セ スす る 役割を果た し ます。 PS 内の高速 イ ン タ ーフ ェ イ ス が利用可能な ト ラ ン シーバー チ ャ ネルは、 最大 4 つです。

PS-PL イ ン タ ー フ ェ イ ス

PS-PL イ ン タ ーフ ェ イ ス の特長は次の と お り です。 • プ ラ イ マ リ デー タ通信用の AMBA AXI4 イ ン タ ーフ ェ イ ス ° PL か ら PS への 128 ビ ッ ト /64 ビ ッ ト /32 ビ ッ ト ハ イ パフ ォ ーマ ン ス (HP) ス レーブ AXI イ ン タ ーフ ェ イ ス x 6 - PL か ら PS DDR への 128 ビ ッ ト /64 ビ ッ ト /32 ビ ッ ト HP AXI イ ン タ ーフ ェ イ ス x 4 - PL か ら キ ャ ッ シ ュ コ ヒ ーレ ン ト イ ン タ ー コ ネ ク ト (CCI) への 128 ビ ッ ト /64 ビ ッ ト /32 ビ ッ ト ハ イ パフ ォ ーマ ン ス コ ヒ ーレ ン ト (HPC) ポー ト x 2 ° PS か ら PL への 128 ビ ッ ト /64 ビ ッ ト /32 ビ ッ ト HP マ ス タ ー AXI イ ン タ ーフ ェ イ ス x 2 ° OCM への低レ イ テ ン シ ア ク セ ス を可能にす る 、 PL か ら PS 内の RPU (PL_LPD) への 128 ビ ッ ト /64 ビ ッ ト /32 ビ ッ ト イ ン タ ー フ ェ イ ス x 1 ° PL への低レ イ テ ン シ ア ク セ ス を可能にす る 、 PS 内の RPU か ら PL (LPD_PL) への 128 ビ ッ ト /64 ビ ッ ト /32 ビ ッ ト AXI イ ン タ ーフ ェ イ ス x 1

° I/O コ ヒ ーレ ン シの取れた ア ク セ ス を可能にす る 、 PL か ら Cortex-A53 キ ャ ッ シ ュ メ モ リ への 128 ビ ッ ト AXI イ ン タ ーフ ェ イ

ス (ACP ポー ト ) x 1。 こ の イ ン タ ーフ ェ イ スは、 ハー ド ウ ェ アで Cortex-A53 キ ャ ッ シ ュ メ モ リ の コ ヒ ーレ ン シ を提供。

° 完全に コ ヒ ーレ ン シの取れた ア ク セ ス を可能にす る 、PL か ら Cortex-A53 への 128 ビ ッ ト AXI イ ン タ ーフ ェ イ ス (ACP ポー ト )

x 1。 こ の イ ン タ ーフ ェ イ ス は、 ハー ド ウ ェ アで Cortex-A53 キ ャ ッ シ ュ メ モ リ お よ び PL の コ ヒ ーレ ン シ を提供。 • ク ロ ッ ク お よ び リ セ ッ ト ° PL への PS ク ロ ッ ク 出力 (開始/停止制御付 き ) ｘ 4 ° PL への PS リ セ ッ ト 出力 x 4 表 7: HS-MIO ペ リ フ ェ ラル イ ン タ ー フ ェ イ スのマ ッ ピ ング ペ リ フ ェ ラル イ ン タ ー フ ェ イ ス レーン 0 レーン 1 レーン 2 レーン 3

PCIe (x1、 x2、 x4) PCIe0 PCIe1 PCIe2 PCIe3

SATA (1 ま たは 2 チ ャ ネル) SATA0 SATA1 SATA0 SATA1

DisplayPort (TX のみ) DP1 DP0 DP1 DP0

USB0 USB0 USB0 USB0 –

USB1 – – – USB1

SGMII0 SGMII0 – – –

SGMII1 – SGMII1 – –

SGMII2 – – SGMII2 –

高性能 AXI ポー ト

高性能 AXI4 ポー ト は、PL か ら PS の DDR およ び高速 イ ン タ ーコ ネ ク ト へのア ク セ ス に利用で き ます。PL か ら PS への 6 つの専用 AXI メ モ リ ポー ト は、 128 ビ ッ ト 、 64 ビ ッ ト 、 ま たは 32 ビ ッ ト の イ ン タ ーフ ェ イ ス と し て構成可能です。 こ れ ら の イ ン タ ーフ ェ イ スは FIFO イ ン タ ーフ ェ イ ス を介 し て PL と メ モ リ イ ン タ ー コ ネ ク ト を接続 し ます。 2 つの AXI イ ン タ ーフ ェ イ ス は、 APU キ ャ ッ シ ュ への I/O コ ヒ ーレ ン ト な ア ク セ ス を サポー ト し ます。 各高性能 AXI ポー ト の特長は次の と お り です。 • PL と プ ロ セ ッ シ ン グ シ ス テ ム メ モ リ 間の レ イ テ ン シ を削減 • 深 さ 1KB の FIFO • 128 ビ ッ ト 、 64 ビ ッ ト 、 ま たは 32 ビ ッ ト の AXI イ ン タ ーフ ェ イ ス と し て設定可能 • DDR へ複数の AXI コ マ ン ド を発行

ア ク セ ラ レー タ コ ヒ ーレ ン シ ポー ト (ACP)

Zynq UltraScale+ MPSoC ア ク セ ラ レー タ コ ヒ ーレ ン シ ポー ト (ACP) は、 64 ビ ッ ト の AXI ス レーブ イ ン タ ーフ ェ イ ス であ り 、 APU と PL 内のア ク セ ラ レー タ 機能を接続 し ます。 ACP は、 PL を ARM Cortex-A53 プ ロ セ ッ サの ス ヌ ープ制御ユニ ッ ト (SCU) へ直接接続す る ため、 L2 キ ャ ッ シ ュ の CPU データ へ整合性の取れたア ク セ ス が可能にな り ます。 ま た、 従来の方法でキ ャ ッ シ ュ を フ ラ ッ シ ュ ま たは ロ ー ド す る 場合 よ り も 低い レ イ テ ン シで PS と PL ベース のア ク セ ラ レータ 間の転送が可能です。 ACP は CPU 内のア ク セ ス のみス ヌー プ し 、 ハー ド ウ ェ アにおけ る コ ヒ ーレ ン シ を提供 し ます。 PL 側での コ ヒ ーレ ン シはサポー ト し てい ません。 つま り 、 こ の イ ン タ ー フ ェ イ ス は DMA ま たは CPU のキ ャ ッ シ ュ メ モ リ にのみコ ヒ ーレ ン シ を必要 と する PL のア ク セ ラ レータ に理想的です。 た と えば、 PL にあ る MicroBlaze™ プ ロ セ ッ サが ACP イ ン タ ーフ ェ イ ス に接続 さ れてい る 場合、MicroBlaze プ ロ セ ッ サのキ ャ ッ シ ュ と Cortex-A53 のキ ャ ッ シ ュ に整合性はあ り ません。

AXI コ ヒ ーレ ン シ拡張 (ACE)

Zynq UltraScale+ MPSoC AXI コ ヒ ーレ ン シ拡張 (ACE) は、 64 ビ ッ ト の AXI4 ス レーブ イ ン タ ーフ ェ イ ス で あ り 、 APU と PL 内のア ク セ ラ レー タ 機能を接続 し ます。 ACE は、 PL を ARM Cortex-A53 プ ロ セ ッ サの ス ヌープ制御ユニ ッ ト (SCU) へ直接接続する ため、 キ ャ ッ シ ュ コ ヒ ーレ ン ト イ ン タ ーコ ネ ク ト (CCI) へ整合性の取れたア ク セ ス が可能にな り ます。 ま た、 従来の方法でキ ャ ッ シ ュ を フ ラ ッ シ ュ ま たは ロ ー ド す る 場合 よ り も 低い レ イ テ ン シで PS と PL ベース のア ク セ ラ レータ 間の転送が可能です。ACE は CCI および PL 側へ のア ク セ ス を ス ヌープす る ため、 ハー ド ウ ェ アにおけ る 完全な コ ヒ ーレ ン シ を提供 し ます。 こ の イ ン タ ーフ ェ イ を使用す る こ と で、 PL 内のキ ャ ッ シ ュ さ れた イ ン タ ーフ ェ イ ス を両方の Cortex-A53 メ モ リ のキ ャ ッ シ ュ と し て PS に接続で き 、 PL マ ス タ ーが ス ヌ ープ さ れ る ため、 完全な コ ヒ ーレ ン シが提供 さ れます。 た と えば、 PL にあ る MicroBlaze プ ロ セ ッ サが ACE イ ン タ ーフ ェ イ ス を用いて接続 さ れてい る 場合、 Cortex-A53 と MicroBlaze プ ロ セ ッ サのキ ャ ッ シ ュ は互いに整合性があ り ます。

プ ロ グ ラ マ ブル ロ ジ ッ ク

こ のセ ク シ ョ ンでは、 プ ロ グ ラ マブル ロ ジ ッ ク (PL) にあ る ブ ロ ッ ク について説明 し ます。

デバイ ス レ イ アウ ト

UltraScale アーキ テ ク チ ャ デバ イ ス は、 カ ラ ム そ し て格子状に配列 さ れてい ます。 リ ソ ー ス カ ラ ム の組み合わせ比率はデバ イ ス に よ っ て多様で、 デバ イ ス の集積度、 タ ーゲ ッ ト と す る 市場 と アプ リ ケーシ ョ ン、 デバ イ ス コ ス ト な どに合わせて最適な性能を提供し ます。 UltraScale+ MPSoC では、 プ ロ グ ラ マブル ロ ジ ッ ク リ ソ ース の一部の カ ラ ムの カ ラ ム全体ま たは一部がプ ロ セ ッ シ ン グ シ ス テ ム で置 き 換え ら れてお り 、 こ の部分がデバ イ ス の中心的な役割を果た し ます。図 1-1 に、 リ ソ ース を グループ分け し た カ ラ ム を示すデバ イ ス レ ベルの図を示 し ます。 こ こ では、 図を シ ンプルにする ため、 プ ロ セ ッ シ ン グ シ ス テ ム、 PCIe 用統合ブ ロ ッ ク 、 コ ン フ ィ ギ ュ レーシ ョ ン ロ ジ ッ ク 、 シ ス テ ム モニ ターは示し ていません。 デバ イ ス内の リ ソ ース は、 セグ メ ン ト 化 さ れた ク ロ ッ ク 領域に分割 さ れてい ます。 ク ロ ッ ク 領域の高 さ は CLB 60 個分です。 I/O バン ク 52 個、 DSP ス ラ イ ス 24 個、 ブ ロ ッ ク RAM 12 個、 ま たは ト ラ ン シーバー チ ャ ネル 4 個 も ク ロ ッ ク 領域の高 さ に相当 し ます。 デバ イ ス サ イ ズや ク ロ ッ ク 領域におけ る リ ソ ース の組み合わせにかかわ ら ず、 ク ロ ッ ク 領域の幅は基本的に同じ であ る こ と か ら 、 デザ イ ン におけ る タ イ ミ ン グの結果が再利用可能です。 セグ メ ン ト 化 さ れた各 ク ロ ッ ク 領域には、 水平方向 と 垂直方向にそれぞれ領域の幅 と 高 さ 分の ク ロ ッ ク 配線があ り ます。 こ れ ら の ク ロ ッ ク 配線は、 ク ロ ッ ク 領域の境界で分割で き る ため、 こ のアーキ テ ク チ ャ では高性能で 低消費電力の ク ロ ッ ク 分散が可能にな り ます。図 1-2 に領域に分割 さ れたデバ イ ス を図示 し ます。

X-Ref Target - Figure 1-1

図 1-1: リ ソ ースがカ ラ ム状に配列 さ れたデバイ ス

X-Ref Target - Figure 1-2

I/O, Clocking, Memory Interface Logic I/O, Clocking, Memory Interface Logic CLB, DSP, Block RAM CLB, DSP, Block RAM

Transceivers

Transceivers

CLB, DSP, Block RAM

DS891_01_012915

Clock Region Width

Clock Region Height

入力/出力

すべての Zynq UltraScale+ MPSoC が、 外部コ ンポーネ ン ト と の通信用の I/O ペア を備えています。 こ れ以外に、 MPSoC の PS には I/O ペ リ フ ェ ラ ル と 外部 コ ン ポーネ ン ト の通信用に MIO (多目的 I/O) と 呼ばれ る 78 本の I/O があ り ます。 I/O ペ リ フ ェ ラ ルに必要な ピ ンが 78 本を超え る 場合、 PL の I/O ピ ン を使用 し て MPSoC の イ ン タ ーフ ェ イ ス機能を拡張で き ます。 こ れを EMIO (Extended MIO) と 呼びま す。

Zynq UltraScale+ MPSoC の PL にあ る I/O ピ ンの数はデバ イ スお よ びパ ッ ケージに よ り 異な り ます。各 I/O ピ ンは コ ン フ ィ ギ ュ レーシ ョ ン 可能で、 多数の規格に準拠 し てい ます。 I/O には HP (High-Performance) と HD (High-Density) の種類があ り ます。 HP I/O は最高性能の動作 向けに最適化 さ れてお り 、 1.0 ～ 1.8V の電圧をサポー ト し ます。 HD I/O は 24 バン ク 構成で機能を絞った I/O で、 1.2V ～ 3.3V の電圧をサ ポー ト し ます。

I/O ピ ンはすべてバン ク に構成 さ れてお り 、 HP I/O ピ ンは 1 バン ク に 52 本、 HD I/O ピ ンは 1 バン ク に 24 本あ り ます。 各バン ク には 1 つ の共通 V_CCO 出力バ ッ フ ァ ー電源があ り 、 こ れは特定の入力バ ッ フ ァ ーに も 電源を供給 し ます。 一部のシ ン グルエ ン ド の入力バ ッ フ ァ ーには、 内部生成の、 あ る いは外部に基準電圧 (VREF) が必要です。 VREF ピ ンは PCB か ら 直接駆動す る か、 各バン ク 内部にあ る

V_REF 生成回路を使用 し て内部生成で き ます。

I/O 電気特性

シ ン グルエン ド 出力は従来型の CMOS プ ッ シ ュ /プル出力構造を使用する も ので、 VCCO は High を、 グ ラ ン ド は Low を駆動 し 、 ハ イ

イ ン ピーダ ン ス状態 も 可能です。 シ ス テ ム設計者は スルー レー ト およ び駆動能力を指定で き ます。 入力は常にア ク テ ィ ブですが、 出 力がア ク テ ィ ブの間は通常無視 さ れます。 ま た、 各ピ ンはオプシ ョ ン と し て、 弱いプルア ッ プ ま たはプルダ ウ ン抵抗を付け る こ と がで き ます。 ほ と ん ど の信号ピ ン ペアが、 差動入力ペア ま たは出力ペア と し て構成で き ます。 さ ら に、 差動入力ペア を 100Ω の内部抵抗で終端で き る オプシ ョ ン も あ り ます。 すべての UltraScale アーキテ ク チ ャ デバ イ スは LVDS 以外に RSDS、 BLVDS、 差動 SSTL、 差動 HSTL の差 動規格をサポー ト し ます。 ま た、 各 I/O はシ ン グルエン ド およ び差動の HSTL、 SSTL な ど の メ モ リ I/O 規格をサポー ト し ます。

ト ラ イ ス テー ト 型デジ タ ル制御イ ン ピーダ ン スお よび低消費電力 I/O 機能

ト ラ イ ス テー ト 型デジ タ ル制御 イ ン ピーダ ン ス (T_DCI) は、 出力駆動イ ン ピーダ ン ス (直列終端) を制御 し た り 、 あ る いは V_CCO に対 し て入力信号を並列終端、 V_CCO/2 に対 し て分割 (テブナン) 終端を構成可能です。 T_DCI を使用 し た信号には、 オ フ チ ッ プの終端は不要 です。 こ れはボー ド スペース を節約する だけでな く 、 出力モー ド ま たは ト ラ イ ス テー ト の場合に終端が自動的にオフ にな る ため、 オ フチ ッ プ終端の消費電力 も 大幅に削減 さ れます。 さ ら に、 I/O の IBUF および IDELAY には低電力モー ド があ り 、 特に メ モ リ イ ン ター フ ェ イ ス の実装時に、 低消費電力化を図 る こ と がで き ます。

I/O ロ ジ ッ ク

入力お よび出力遅延

すべての入力お よ び出力は組み合わせ、 ま たは レ ジ ス タ 付 き と し て設定で き 、 ダブル データ レー ト (DDR) が全入力およ び出力でサ ポー ト さ れてい ます。 入力 と 出力はすべて、 5 ～ 15ps 単位で最大 1,250ps ま で個別に遅延 さ せる こ と がで き、 こ の遅延は IDELAY およ び ODELAY と し て イ ンプ リ メ ン ト さ れます。 遅延ス テ ッ プ数は コ ン フ ィ ギ ュ レーシ ョ ンで設定で き ますが、 使用中に も 増加ま たは減 少 さ せ る こ と が可能です。 IDELAY および ODELAY を カ ス ケー ド 接続する こ と で、 一方向の遅延量を 2 倍にで き ます。

ISERDES および OSERDES

アプ リ ケーシ ョ ンの多 く は、 デバ イ ス内部で高速な ビ ッ ト シ リ アル I/O と よ り 低速なパ ラ レル動作を組み合わせます。 こ れには、 I/O ロ ジ ッ ク 内にシ リ ア ラ イ ザーお よ びデシ リ ア ラ イ ザー (SerDes) が必要です。 各 I/O ピ ンには IOSERDES (ISERDES と OSERDES) があ り 、 2、 4、 8 ビ ッ ト の幅 (プ ロ グ ラ ム可能) でシ リ アルか ら パ ラ レル、 あ る いはパ ラ レルか ら シ リ アルへデータ を変換 し ます。 I/O ロ ジ ッ ク の こ の よ う な機能に よ り 、 ト ラ ン シーバーではな く SelectIO™ イ ン タ ーフ ェ イ ス で Gigabit Ethernet/1000BaseX/SGMII な どの高性 能 イ ン タ ーフ ェ イ ス が可能にな り ます。

高速シ リ アル ト ラ ン シーバー

同一 PCB 上のデバ イ ス間、 バ ッ ク プ レーン経由、 あ る いは長距離間の超高速シ リ アル データ 転送は、 100Gb/s や 400Gb/s ま で拡張する カ ス タ ム ラ イ ン カー ド を実現する上でその重要性を増 し てい ます。 こ の よ う な転送には、 高データ レー ト でのシグナル イ ン テ グ リ テ ィ の問題に対応す る 専用のオンチ ッ プ回路お よ び差動 I/O が必要です。

XA Zynq UltraScale+ MPSoC アーキ テ ク チ ャ で使用す る ト ラ ン シーバーには、 GTH と PS-GTR の 2 種類あ り ます。 ど ち ら の ト ラ ン シー バー も 、 4 つのグループ ( ト ラ ン シーバー ク ワ ッ ド ) にグループ化 さ れてい ます。 各シ リ アル ト ラ ン シーバーは、 ト ラ ン ス ミ ッ タ ー と レ シーバーの組み合わせで構成 さ れてい ます。表 8 に、 各 ト ラ ン シーバーの性能を示 し ます。 以降の説明は GTH にのみに該当し ます。 シ リ アル ト ラ ン ス ミ ッ ターお よびレ シーバーは高度な位相ロ ッ ク ループ (PLL) アーキテ ク チ ャ を使用する独立 し た回路で、 基準周波 数入力をプ ロ グ ラ ム可能な 4 ～ 25 の値で逓倍する こ と でビ ッ ト シ リ アル デー タ ク ロ ッ ク を生成 し ます。 ト ラ ン シーバーそれぞれに、 ユーザー定義可能な多数の機能お よ びパ ラ メ ー タ ーがあ り ます。 こ れ ら はすべて コ ン フ ィ ギ ュ レーシ ョ ン中に定義で き 、 その多 く は動 作中に も 変更で き ます。

ト ラ ン ス ミ ッ タ ー

GTH の ト ラ ン ス ミ ッ タ ーは基本的に、 変換比率が 16、 20、 32、 40、 64、 ま たは 80 のパ ラ レ ル/シ リ アル コ ンバー タ ーです。 こ れに よ り 、 デー タ パス幅 と タ イ ミ ン グ マージ ンのバ ラ ン ス の取れた高性能が求め ら れ るデザ イ ンに も 対応で き ます。 ト ラ ン ス ミ ッ タ ーの出 力は、 シ ン グル チ ャ ネルの差動出力信号で PC ボー ド を駆動し ます。 TXOUTCLK は適切に分周 さ れたシ リ アル データ ク ロ ッ ク で、 内 部 ロ ジ ッ ク か ら のパ ラ レル デー タ を直接 ラ ッ チする ために使用で き ます。 入力 さ れ る パ ラ レル データ はオプシ ョ ンの FIFO を通 り 、 十 分なデー タ 遷移が生 じ る よ う ハー ド ウ ェ アでの 8B/10B、 64B/66B、 ま たは 64B/67B エン コー ド がサポー ト さ れてい ます。 ビ ッ ト シ リ アル出力信号は、 差動信号に よ っ て 2 つのパ ッ ケージ ピ ン を駆動 し ます。 こ の出力信号ペアは、 信号振幅幅 と プ リ お よびポ ス ト エン フ ァ シ ス がプ ロ グ ラ ム可能で、 PC ボー ド での信号ロ スやほかの イ ン タ ーコ ネ ク ト 特性を補い ます。 よ り 短いチ ャ ネルでは、 振幅幅を 小 さ く す る こ と で低消費電力化が可能です。

レ シーバー

GTH の レ シーバーは基本的に、 入力ビ ッ ト シ リ アル差動信号を それぞれ 16、 20、 32、 40、 64、 ま たは 80 ビ ッ ト 幅のパ ラ レ ル ス ト リ ーム ワー ド に変換する シ リ アル/パ ラ レル コ ンバータ ーです。 これによ り 、 内部データ幅 と さ ま ざ ま な ロ ジ ッ ク のタ イ ミ ング マージン のバラ ン スの取れた設計が可能にな り ます。 レ シーバーは基準 ク ロ ッ ク 入力を使用 し て ク ロ ッ ク の認識を開始 し 、 入力差動デー タ ス ト

リ ーム を受け取っ てそれを DC 自動ゲ イ ン制御、 リ ニア イ コ ラ イ ザー、 DFE (Decision Feedback Equalizer) を介する こ と で、 PC ボー ド 、 ケーブル、 光 イ ン タ ー コ ネ ク ト やほかの イ ン タ ー コ ネ ク ト 特性を補い ます。 デー タ パ タ ーンは NRZ (Non-Return-to-Zero) エン コー ド を 表 8: ト ラ ン シーバーの性能

XA Zynq UltraScale+ MPSoC

種類 PS-GTR GTH 数 4 0-4 最大デー タ レー ト 6.0Gb/s 12.5Gb/s 最小デー タ レー ト 1.25Gb/s 0.5Gb/s アプ リ ケーシ ョ ン • PCIe Gen2 • USB • イ ーサネ ッ ト • バ ッ ク プ レーン • PCIe Gen3 • HMC