ディジタル回路の基礎II及び応用技術の修得
著者 山田 隆昇, 坂口 義輝, 福田 萬, 脇 敬一, 安藤 誠
雑誌名 技術報告集
巻 6 (2000年度)
ページ 19‑24
発行年 2001‑04
URL http://hdl.handle.net/10098/7530
ディジタル回路の基礎 E 及び応用技術の修得
第二技術室山田隆昇、坂口義輝、福田高、脇敬一、安藤誠
1.はじめに
受講者(山田隆昇、坂口義賦福田高、脇敬一、安藤執 5 名)全員が平成 11 年度専門 研修で「ディジタル回路の基礎技術J の修得を行い、一定の成果をあげる事が出来、平成 12 年 度は昨年の続きとして、参考図書(íデ、ィジタル IC 回路の設計J :湯山俊夫著)をもとに、輪講を 行い、 ディジタル IC 回路の機能動作基礎技術劇尋を行った。そして、応用技術へと発展させ参 考文献等の輪講を行い、応用回路を選択し、 f31庖材子ディジタル電圧計j の設計・製作にて、デ
ィジタル回路の応用技術を修得する事を目的として研修を行った。
2. 研修実施日程
参考文献等をもとに下記表 (21 回、延サヲ 39 時間)に示すようにディジタル IC 回路の機有働 作についての輪講を行い、得られた知識を応用して、アナログ信号をディジタノバ言号変換し、デ ィジタル表示にて観察で、きる、 f31庖材7ディジタル電圧計J の回路選定を行い、二重積分型 A-D コンハ~夕、 DVD(t",(/ ~Jいポ lレト・メサ)等の輪講にて、回路の瑚事を深め、部品選定を行い、各明彦 者ごとに f31尚子ディジタル電圧計」を実習製作してディジタル回路の応用邸時の修得に努めた。
専門研修実施日程
実施日時 研修内容
9月 6 日(水.)13: 30'"'‑'15: 30 専門研修計画役割分担、「シフトレシコタJ (輪講) 9月 12 日(火)13: 30'"'‑'15: 30 「シフトレシースタJ(輪講)
10月 3 日(火)13 : 30"‑'15 : 30 「デコーダ・工ンコサ勺(輪講) 10月 13 日(針 13: 30"‑'15: 30 「データ・セレクタ/マルチプレクサJ(輪講)
10月 24 日(火)13 : 30"‑' 15 : 30 「絶縁インターフェース技術J 9. 1.9. 2. 9. 3(輪講) 10月 31 日(火)13: 30"‑'15: 10 「絶縁インターフェース技術J フォト・ 1r}" ラ(輪講)
11 月 9 日(木.)13 : 30"‑' 15 : 1 0 「絶縁インターフェース技術'J "O}レストランス(輪講)応用回路検討 11 月 14 日(火)13 : 30"‑' 15 : 40 「二重積分割引コン". -タによるディシヲ)v・ 1\0ネ似サJ の製作 11 月 20 日(月 )13:30"‑'15: 30 fA-Dコン'I\~ 寸によるディγ タル・ })O ネルメータ」の回路部品検討 11 月 24 日(釦 13: 30"‑'15 : 30 fA-Dコン)\..サによるディγ タ)v ・ 1\0 ネルメータJ の回路部品見讃 11 月 28 日(火)13 : 30"‑'15 : 30 fA-DJ/'I\<' 寸によるディγ 州・ )\0 ネ島メータ」の回路製作検討 12月 19 日(火)13 : 30‑‑‑15 : 30 f31/2桁ディシ.. $')v電圧計の製作J(輪講)回路部品配布
l 月 11 日(木:)13 : 30"‑'15 : 30 f31/2桁ディデ外電圧計」の電源回路について
l 月 27 日(火)13 : 30'"'‑' 15 : 30 [31/2桁ディシヲル電圧計」の回路配線、実装図について 2月 13 日(火)15: 00‑‑‑17: 00 f31/2桁ディグタル電圧計」の7)vミケース内の配線、実装検討 2月 22 日(木:)13 : 30"‑' 15 : 30 f3112桁ディγ タJv電圧計J の基盤配線、アルミトス内組立 2月 27 日(火)15 : 00"‑' 16 : 20 f3112桁ディシヲJv電圧計J の配線検査、回路動作試験 3月 2 日(量的 13 : 30"‑'15 : 00 f3112桁ディ内Jv電圧計」の動{乍誤験にて試作完成 3月 14 日(量的 13 : 30‑‑‑14 : 30 f3112桁ディグタJv'電圧計」の回路配線、実装の進行状態 3月 21 日(水.)13 : 30‑‑‑14 : 30 f31/2桁ディシ<'$'W電圧計」の結線検査、動作誤験
3月 30 日(量的 13: 30‑‑‑‑‑15 : 00 f3 1/2桁デ 1:/ $')v電圧計」の結線検査、動1乍誤験と検討、研修のまとめ
3. ディジタル電圧計用篭漂白路の製作
電源回路は、電子機器の心臓部ですが、 31/2 材青島示用 A'D コンパータ ICL7107 の電源電圧 が固定(+5V)で図 1 のようなトランスと 3 端子 レギレータの簡単な電源を製作しました。電源 トランスは 9VSP905 を使用し、整流回路はダ イオードが 4 本セットになった、スタック・タイ プ'(W02)でプリント謝反への取り付けが簡単な
ものを選定、平滑コンデンサは出力電圧のリッ プルが小さくなり安価なアルミ電解コンデ、ンサ 1000μF25V に、後部に出力電圧固定型による 3 端子レギレータ (T7805CT MC) を使用して +5V の簡単な電源を製作しました。
+9V
図 1 電源、回路
4.
A-D コンバータ
4.1 漠i淀値のデ、ィジタル表示
電圧計の原理そのものは純粋なアナログ技術ですがデ、イジタルのほうが見守寸く、各測定ユ ニット=信号変換機の出力を直流電圧にして、ディジタル・ボルト・メータに接続すると各信号 変換機の電圧レベルを統一しておけば、その測定値はディジタル表示できる。ディジタル・ボ ルト・メータ(Digital Volt Meter 以下 DVM という)は、電圧値をディジタル表示するもので、
一般には DC(直ゆ電圧の測定値を表示し、 DC 電圧を入力するとその値をデ、イジタル表示して くれる。 DVM の中身は、直流電圧=アナログ値をデ、イジタル表示にする、アナログーディジ タル変換器(analog 加 digital ∞nverter)=A'D コンパータそのものです。
DVM の分解能は、最大表示値に対して最少入力電圧をフル・スケールで表すので、 3ν2 桁で、
は、最大表示が 1999 ですので、分解能は ν999=0.05% ということになりますが、 A.D ::zンパ ータの分解能が 0.05%だから測定制度も 0.05%(1digit)ではなく ν10か噌.01(1digi:炉1%)で
0.5%of reading + 2digit で例えば 1.0∞V の電圧を DVM(2V レンジ)で測定すると、 7digit の 誤差で表示している意味は、 0.993'"'-'1.007Vになる。
4.2 31/2 桁表示用 A-D コンバータ ICL71 07
r31/2 村7ディジタル電王計J 製作に用い た 31/2 桁表示用 A'D コンパータは、専用
IC で型名 ICL7107、分解能 31/2 桁、入 I f 川 力レンジ +0.212V、直線性誤差試max) + I とほ 1 カウント、メーカマキシム社製で入手が ￨ 由民
容易で、姉、外付け部品が少なく、クロ 1川目 ICL7107 ツク周波数を CR の定数で可変できノイズ ￨
; ; E
に強いという利点により、 ICL7107 を選定 ￨ 土 E
した。図 2 に 7107 の構成を示す。この IC10ri 目
は、 A.D 変換方式の定番で二重積分裂と呼 10円濡 ばれる方式で、ワンチップの CMOSLSI で、
アナログ回路とディジタル回路とを一緒に 集積しています。
a u
E L F r
副同'''HUM同a‑‑RED‑‑刷出荷富司
度検レート 3 rdr/. リニアリティ 土 1 カウント ゼリロ・ -000.0/+000. 。 rdr
精度 ーディング (V, 闘 =0)
ロールオーバ 士 1 カウント エラー
フドリトゲイン・エラー 5 (外部 VlE') pp./・E
ゼロ・エラー 1 μV/'C
入力 電圧レンジ 土 0.2/2 V
基電内部準源電圧 -2.8(V+基準)土 0.4 V
温度係数 80 開圃/'C
電源 電圧/電涜 ‑+55//‑00.8. 8 V/.A
図 2 31/2 桁表示用 A.D コンパータ ICL7107
4.3 二重積分型 A-D コンバータのしくみ 図 3 に二重積分型A-D コンノ〈ータの概 略図を示します。この回路は入力電圧 V到と基準電圧 V即をそれぞれ積分、つ まり 2 回積分しているの二重積分型と呼 ばれます。この回路のアナログ部は積分 回路とコンパレー夕、そしてアナログス イッチだ、けで構成されています。二重積 分回路の動作は、まず一定期間 Tl だ、けス イッチ Sl が ON して入力電圧 V闘を積 分します。ただし、ここでの V闘は説明 の都合で負電庄とします。積分回路は反
転型ですので、出力電圧は時間とともに 図 3 二重積分型 A-D コンパータの原理 増加していきます。そして Tl 後の積分回
路の出力 VOUT は、 Vo凹=(V町/R) ・ (Tl/C) (1) となります。 Tl 時間癌晶した後はスイ ッチ Sl はOFF になって、今度は S2 がON になります。そしてコンパレータ後段のカウンタ はカウントをはじめます。基準電圧 V脚が積分器に入力されると、積ラ泊路出力 VOUT はだ、ん だん減少していきます。そしてゼロになるとコンパレータがアクティブになり、カウンタをス トップ9 させます。この期間が T2 です。したがって、積分回路の出力 Vo凹は、 VOUT= ー(Vi即/
R) ・ (T2/C) (2) となり (1) 式と (2) 式から入力電圧を求めると、 V副=- (T2/T I)Vi回‘ (3) に なります。 (3) 式を見ると(1)式と (2) 式で出てきた積分定数の C と R の項がなくなっています。
ここが二重積分型 A-D コンノ〈ータの最大の特徴です。つまり A-D 変換の精度が積分時間の Tl と T2 の時間比(時間の車樹値ではなし守と基準電圧 V脚だけで決まり、ここに気を脳もば高精 度な変換が可能ということで、最鮒句には基準電圧 V耐の齢E さえ確1呆すれば A-D コンパー タつまり、 DVM の特性が決まります。
4.4 ICL7107 のアナログ回路音l犠成 図 4 に 7107 の内剖精成を示し ますが、アナログ・スイッチが 多く使われているので、少し動 作が複雑に見えます。アナロ グ・スイッチというのは図 4 に 示すように、アナログ信号を切 り替えるものですが、 7107 の場 合には回路が CMOS によるア ナログ・スイッチをふんだんに使 って、高性能の A-D コンパータ
を実現しています。 7107 におけ る積分器の出力電圧を図 5 に示 します。図 3 の原理図に比べる と、積分回路用 OP アンプのオ フセット電圧を自動保証するオ ート・ゼロ積分期間To が追加さ れています。オフセット電圧と
7106
‘ーーーーーーーー一一-一-ー一-~ーーーーーーーーーーーー--ーーーーーーーーーーー--ー-
v‑
図 4 ICL7107 のアナログ回路蔀購成
V 凹T
入力信号VINや基準電圧VREF~こ対して直列誤差電圧のように作用して、悪化させてしまいま す。そこで、この 7107 で、はオフセット電圧を構成(キャリプレーション)する期間を設けて、
自動的に回路のオフセット電圧を補償する方法をとっています。
5 . f31/2 桁デ、ィジタル電圧計」の讃十製作
5.1 入ブ頑分時間図 6 に ICL7107 を使った f31/2 材子ディジタル電圧計J の回路構成を示します。 7107 は LE D数字表示器を直接に駆動できるため回路構成は簡単です。 7107 では、表示値H は H=
1000(Vi凹N脚') (4) から、 7107 の精度は直接 V即に依存します。まず入力積分時間 Tl を決 めますが、クロック周波数を 40kHz にすると、 V町の積分時間 Tl は、クロックを 10∞回時 間ですから、 Tl=1000X(4/40kH z) =100 ms (5) になり、クロック周波数を1/4 にしてい るのは、 7107 が1/4 分周囲路を IC の中に内蔵しているからです。 Tl を 100 邸にしたのは、
NMRR (ノーマル・モード除去比)を大きくするためで、 NMRR というのは、入力信号と 同じモードの雑音を除去できる特性で、通常はノイズとして乗りやすい 60Hz のノイズをい かに除去できるかを表しています。
("'
悶凶即回附則凶剛吋1叫
問削也
一一--ぺL一一_.s・
AC1DDY <:>(1
h・a・
+入力 一入力
図 6 f3 1/2 材子ディジタル電圧計」の回路
5.2 クロック周波数とノイズ除去
二重積分型 A-D コンバータで、は入力電圧 V到の積分時間 Tl は一定ですから、 V闘にノイズ が乗っかると表示がちらつきます。しかし、1I Tl をノイズの周波数の整数倍にしておくと、
図 7 のようにノイズはTl の期間で積分(平均化)され、ゼロになる。つまり積分時間をうまく i動Rすると、ノイズが積分されて無くなる。いえに Tl の時間は 60Hz では1/60=16.67 ms で
Tl=100 ms にしました。するとクロック周波数は、 7107 ではクロック発振回路を内蔵してお り、発信周波数は R8 と C5 で決まり、図 7 のように内部で 114 に分周されます、 Tl=100 ms
のクロック周波数 f CLKは (5) 式から 40kHz で、図 8 に示したクロック回路では、 fCLK=
0.45/ (Rs/ C5) (6) で表され、 R8=110k Q 、 C5=100p F~こし、 R8 には金属皮膜樹先、 C5 にはスチロール・コンデンサを使用しました。クロック周波数が 40kHz だと変換時間は 1/(4
Tl) =2. 5 回/s で、 1 秒間に 2.5 回の A-D 変換が行われます。
T ， =100副
図 7 ノイズの積分(平均イり
5.3 積分抵抗と積分コンデンサ 積分回路の部分は図 9 に示し た通り、 7107 内の OP アンプA 2 のドライブ能力から出力電流 を 20μA以内l こするため R2 の 積分抵抗を 560kQ にし、 C3 の 積分コンデンサは勝滞出力V OUTの最大値Vp が 2V になる ように (1) 式に Vp=2V、 Tl=
0.1 s を代♂、し O. 1μF にしま した。
5.4 基準電圧充電用コンデンサ
fck=士号
RI=110kQ, Cs=100pFのとき f ，.竺 40刷z
図 8 ICL7107 のクロック回路
② :7t 日~.・2 イリ ON
オート・ゼロ・コンデンサ
図 9 ICL7107 の積分回路
基準電圧充電用コンデ、ンサ C 田(レフアレンス・コンデンサ)は、 VREFがどのような電位に あってもコンデンサ C田にVREF をチャージして男IJの電位に移すことが出来、かつロールオー バ・エラーを小さくするため大きな容量の O. 1μF を入れた。
5.5 入力フィルタ
入力フィルタの R56 と C53 は入 力信号に含まれるノイズを除去す るためのローパス・-交流分=ノ イズは減衰させ、直流信号だけを 通過させるフィルタで、時定数が あまり大きいと信号分が加わった ときに安定するまでに時間がかか ります。この 7107 は回路が CMO S 構成ですので、入力電流が 1p
A (10 p A rnax) と非常に小さい ので、 R56 を大きく 1MQ にし、ロー パス・フィルタの時定数を 10 ms
にすると C53 ・ R56=10 ms より 0.01μF と小さくした。
5.6 基準電圧と入力回路
基準電圧は 2.5Vの基準電圧 I
C TL431 を使用した。 (4) 式か
j
