高木
信一
†Platform Technology for Electric-Photonic Integrated Circuits by III-V CMOS
Photonics
Mitsuru TAKENAKA
†a), Yuki IKKU
†, Yongpeng CHEN
†, Sang-Hyeon KIM
†,
and Shinichi TAKAGI
†あらまし 我々は，ウェハボンディングにより作製したIII-V-on-insulator（III-V-OI）ウェハを用いて，III-V 族半導体版Si フォトニクスに相当する III-V CMOS フォトニクスプラットホーム技術の研究を進めている．電 子物性，光物性ともにSi よりも優れた III-V 族半導体を用いることで，究極的に高性能・省電力な光電子融合集 積回路を実現することが期待される．我々はこれまでに，III-V-OI ウェハを用いた小型ベンド導波路やアレイ導 波路グレーティング，グレーティングカプラなどのパッシブ素子に加えて，光スイッチや受光器などのアクティ ブ素子を実証してきた．またIII-V-OI ウェハ上に InGaAs MOS トランジスタを作製することにも成功してい る．本論文では，これまでの我々の研究成果について紹介する．
キーワード III-V-OI，CMOS フォトニクス，III-V 細線導波路，InGaAs MOS トランジスタ
1.
ま え が き
近年，既存の
CMOS
プロセスラインを用いて製造
が可能な
Si
フォトニクスの研究が急速に進展してい
る．市販の
Si-on-Insulator
（
SOI
）ウェハを用いるこ
とで，極めて光閉じ込めが大きな光導波路を容易に実
現できることから，急しゅんな曲げ導波路
[1]
やリン
グ共振器
[2]
，アレイ導波路グレーティング
[3]
などの
超小型光パッシブ素子が多数報告されている．また光
変調器
[4]
や
Ge
受光器
[5]
などのアクティブ素子も活
発に研究が行われている．
CMOS
回路との集積化も可
能であり，ドライバなどの周辺電子回路とモノリシッ
ク集積されたトランシーバーチップも一部商用化が始
まるなど，既存の
III-V
族化合物半導体では実現困難
な大規模光電子融合集積回路が可能になりつつある．
†東京大学大学院工学系研究科電気系工学専攻，東京都Department of Electrical Engineering and Information Sys-tems, The University of Tokyo, 7–3–1 Hongo, Bunkyo-ku, Tokyo, 113–8565 Japan a) E-mail: [email protected]
しかし，
Si
は間接遷移半導体であることから，光源と
なる半導体レーザーを実現することは本質的に困難で
ある．
Ge
を用いた半導体レーザー
[6]
の研究も行われ
ているが，現実的には
III-V
族化合物半導体を用いた
レーザーが光源として用いられている．また，
Si
変調
器においてはキャリアプラズマ効果
[7]
が主に用いら
れているが，
III-V
族半導体と比較して，変調効率が
低いなどの問題がある．
一方，本質的に光物性に優れた直接遷移半導体であ
る
InP
などの
III-V
族半導体を用いることで，高性
能半導体レーザー，光変調器，受光器などの光素子が
研究・実用化されてきた．しかし，既存の
InP
基板
上に形成した光素子においては，
SOI
構造と比較し
て，垂直方向の光閉じ込めが弱く，
Si
フォトニクスと
同等の超小型素子を作製するのが困難となる．また
Si
CMOS
に類する
MOS
型トランジスタの欠如による高
機能化が難しく，高性能光電子融合集積回路のプラッ
トホーム技術としては
Si
フォトニクスの後塵を拝し
つつある．
そこで我々は
III-V CMOS
フォトニクスプラット
図 1 III-V CMOSフォトニクスプラットホーム Fig. 1 III-V CMOS photonics platform.
ホームを提案し，これまで研究を進めてきた
[8], [9]
．
図
1
に我々の提案する
III-V CMOS
フォトニクスプ
ラットホームの概念図を示す．ウェハボンディング
を用いて
III-V
族半導体層を
SiO
2埋め込み酸化膜
（
BOX
）上に貼り合わせ，
SOI
ウェハに相当する
III-V-on-insulator
（
III-V-OI
）ウェハを実現することで，
Si
フォトニクスと同様の高光閉じ込め導波路を用いた
超小型光素子を実現することができる．同時に
Si
単
体では実現できない半導体レーザーや高性能光変調器
等のアクティブ素子も容易に集積化することができる．
一方，
Si CMOS
の微細化限界から，高移動度材料で
ある
III-V
族半導体をトランジスタのチャネル材料と
する機運が高まりつつある
[10]
．これまでに多数の高
性能
III-V MOSFET
が報告されており，
Si CMOS
に代わって
III-V
族半導体を用いた大規模論理回路を
III-V-OI
ウェハ上に集積化することも期待される．こ
のことから，我々の提案する
III-V CMOS
フォトニ
クス技術を用いることで，電子デバイス及び光デバイ
スいずれにおいても
Si
フォトニクスよりも高性能な
光電子融合集積回路プラットホームを構築することが
可能となり，長距離通信のみならず光インターコネク
ション，オンチップ光配線などあらゆる光通信技術へ
と応用されることが期待されている．我々はこれまで
に，ウェハボンディングにより高品質
III-V-OI
ウェハ
を実現するとともに，
III-V-OI
ウェハを用いた超小型
光素子や高性能光スイッチ，受光器，高性能
InGaAs
MOSFET
などの研究を進めている．
2.
プラットホーム間の比較
図
1
に示す
III-V-OI
ウェハにおいては，
SOI
ウェ
ハと同様の強い光閉じ込めをもった
III-V
細線導波路
を実現することが可能となる．図
2
に曲率半径
3 μm
の
InP
細線ベンド導波路の解析結果を示す
[8]
．通常
の
InP
基板上導波路では，垂直方向の光閉じ込めが弱
図 2 曲率半径 3µm の InP 細線ベンド導波路の伝搬解 析結果．(a) 導波路上面図，(b) ベンド部での断面図 Fig. 2 Propagation characteristics of InP photonic-wire waveguide with bend radius of 3µm. (a) Top-view image and (b) Cross-sectional image at the bend section.図 3 各プラットホームにおける光閉じ込め率．(a) III-V/Si hybrid，(b) III-V CMOS フォトニクス Fig. 3 Optical confinement factors of (a) III-V/Si
hy-brid and (b) III-V CMOS photonics platforms.
いため，基板漏洩を抑制するため，
3 μm
程度の高さ
のメサを形成する必要がある．一方，
III-V-OI
上の細
線導波路においては，厚膜
BOX
層により垂直方向に
おいても強く光を閉じ込めることができることから，
200 nm
程度の導波路メサ高さでも急峻な曲げ導波路
を実現することができる．このため，
CMOS
互換プ
ロセスを用いて容易に微細光素子を実現することがで
きる．
SOI
ウェハ上に形成した
Si
細線導波路上に
III-V
層を貼り合わせた
III-V/Si
ハイブリッドデバイス
[11]
が，
Si
プラットホーム上に半導体レーザーなどを集積
する手法として盛んに研究されている．一方，図
3 (a)
に示すように，
III-V/Si
ハイブリッドでは
Si
導波モー
ドのエバネセント光が
III-V
層に結合する方式のため，
原理上
III-V
層への光閉じ込めは
10%
前後と小さい．
一方，
III-V
細線導波路では
III-V
層そのものが導波
層となることから，
III-V
層への光閉じ込めは
60%
以
上と極めて大きい．このことから，本質的に
III-V/Si
ハイブリッドより高性能な光素子を実現することが
可能であり，より低しきい値な半導体レーザーや高変
調効率の光変調器などを実現することが期待される．
III-V CMOS
フォトニクスと
III-V/Si
ハイブリッド
プラットホームの比較を表
1
に示す．
III-V/Si
ハイブ
リッドでは，
III-V
層の厚みが
1 μm
以上であること
が多く，リソグラフィーの点から
CMOS
プロセスと
整合しない．また耐熱性の点から
Si
トランジスタと
の集積化も容易ではない．一方，
III-V CMOS
フォト
ニクスでは，
III-V
層も
200 nm
前後に薄層化可能で
あり，また
III-V MOSFET
との集積化も可能である．
III-V MOSFET
は近い将来
Si MOSFET
を置き換え
ることが期待されており，将来的な高性能論理
LSI
と
の集積化という観点からも，
III-V CMOS
フォトニク
スは優れたプラットホームである．
3. InP
系細線導波路デバイス
InP
系半導体で細線導波路デバイスを実現するため
には，厚膜
BOX
をもつ
III-V-OI
ウェハを実現する必
要がある．我々は，熱酸化により
2 μm
程度の厚みの
SiO
2を形成した
Si
ウェハと
InGaAsP/InP
ウェハの
ボンディングで均一な
III-V-OI
ウェハの作製に成功し
た
[12]
．貼り合わせ前に，両ウェハ表面に原子層堆積
法（
ALD
）を用いて
Al
2O
3を堆積することで，低温
での貼り合わせでもデバイス作製に充分なボンディン
グ強度が得られている．ウェハボンディングで作製し
た
InGaAsP-on-Insulator
基板の断面
TEM
像を図
4
に示す．熱酸化で形成した
SiO
2表面は原子状レベル
で平坦であることから，
InGaAsP
層が極めて良好に
BOX
上に貼り合わされている．
図 4 貼り合わせで作製した InGaAsP-on-Insulator ウェ ハの断面 TEM 像Fig. 4 Cross-sectional TEM image of InGaAsP-on-Insulator wafer.
図 5 (a)曲率半径 5µm の InGaAsP 細線導波路の SEM 像及び (b) ベンド損失
Fig. 5 (a) SEM image of InGaAsP photonic-wire waveguide with 5-µm bend radius and (b) bend loss.
3. 1 InGaAsP
細線導波路パッシブデバイス
図
4
に示した
III-V-OI
ウェハを用いて，導波路中
への強い光閉じ込めを生かした
InGaAsP
細線導波路
パッシブデバイスの実証を進めてきた．
図
5 (a)
に
III-V-OI
ウェハ上に作製した曲率半径
5
μm
のベンド導波路の
SEM
像を示す
[12]
．曲率半径
に対する
InGaAsP
細線導波路のベンド損失を測定し
た結果が図
5 (b)
である．細線導波路の強い光閉じ込
めにより，ベンド半径
5μm
においてもベンド損失の
増加が見られず，有意なベンド損失は観測されなかっ
図 6 InGaAsP細線導波路を用いたアレイ導波路グレー ティング
Fig. 6 Top-view of InGaAsP photonic-wire arrayed waveguide grating.
図 7 InGaAsP-OI上に形成したグレーティングカプラの (a)上部写真及び (b) 結合特性
Fig. 7 (a) Top-view and (b) coupling characteristics of grating couplers fabricated on InGaAsP-OI wafer.
た．この強い光閉じ込めを利用することで図
6
に示す
超小型アレイ導波路グレーティングの動作実証にも成
功している
[12]
．
光閉じ込めが強い
InP
系細線導波路においては外
部の光ファイバとの結合が問題となるが，
III-V-OI
構
造を用いることで，
Si
フォトニクスと同様に，グレー
ティングカプラを実現することが可能となる．図
7 (a)
に電子線描画を用いて作製した
InGaAsP
グレーティ
ングカプラのデバイス写真を示す
[13]
．二つのグレー
ティングカプラを用いて，入出力ファイバー間の挿入
損失を測定した結果が図
7 (b)
となる．グレーティン
図 8 InGaAsP中におけるキャリア誘起屈折率変化 Fig. 8 Carrier-induced refractive index change inIn-GaAsP.
グピッチに応じてピーク波長がシフトしており，
600
nm
のピッチの場合，波長
1530 nm
において約
38%
の
結合効率が得られた．ファイバー調整位置に対する結
合特性の変化も比較的小さいことから，
III-V CMOS
フォトニクスプラットホームの標準入出力として用い
ることができる．
3. 2 InGaAsP
細線導波路光スイッチ
III-V-OI
ウェハ 上 に ，
Si
フォト ニ ク ス と 同 様 の
CMOS
互換プロセスを用いて光スイッチ
[14]
や変
調器，受光器
[15]
などのアクティブ素子を作製する研
究も進めている．
図
8
は
InGaAsP
（
λ
g= 1250 nm
）中におけるキャ
リア誘起屈折変化をキャリア濃度に対して計算した結
果である．直接遷移半導体である
InGaAsP
中では，
キャリアプラズマ効果に加えてバンドギャップフィリ
ングやバンドギャップシュリンクの影響があり，キャ
リア濃度に対する屈折率変化の振る舞いは複雑である
が，プラズマ効果しかない
Si
よりもおおむね
5
倍程
度大きな屈折率変化が得られることが期待される．こ
のことから，
InGaAsP
細線導波路中でのキャリア誘
起屈折率変化を利用すれば，
Si
フォトニクスよりも変
調効率や素子サイズ，消費電力，消光比の観点で高性
能な光スイッチや変調器が実現可能となる．
このことから，我々はウェハボンディングで作製し
た
III-V-OI
ウェハを用いてマッハ・ツェンダー干渉
計型
InGaAsP
細線導波路光スイッチの試作を行った．
図
9
にデバイスの作製プロセスを示す．導波路メサ
をドライエッチングで形成した後，
Si
と
Be
のイオン
注入により電流注入用横方向
PIN
接合を形成した．
図
10
に作製した
InGaAsP
細線導波路光スイッチの
図 9 InGaAsP細線導波路光スイッチのプロセスフロー Fig. 9 Process flow of InGaAsP photonic-wire
switch.
図 10 InGaAsP細線導波路光スイッチの上部写真 Fig. 10 Top-view of InGaAsP photonic-wire switch.
図 11 InGaAsP細線導波路を用いた MMI カプラの (a) 上部写真及び (b) 出力像
Fig. 11 (a) Top-view and (b) output image of In-GaAsP photonic-wire MMI coupler.
上部写真を示す．また図
11
にマッハ・ツェンダー干
渉計を構成する
3 dB MMI
カプラを示す．図
11 (b)
に示す出力像からも分かるように，ほぼ均一な
3 dB
MMI
カプラが実現されていることが分かる．
図
12
に，注入電流
0 A
及び
200 μA
時の光スイッ
チの出力像を示す．電流を注入しないときは，波長
1550 nm
の入力光がクロスポートから出力されてい
るのに対し，電流
200 μA
注入時においては，反対の
バーポートから出力されていることが分かる．電流注
入に対するスイッチング特性を図
13
に示す．注入電流
が
200 μA
のときにスイッチングされており，
10 dB
の消光比が得られた．スイッチングに必要な電流は
Si
フォトニクスで作製された同様のスイッチよりも
5
∼
10
倍程度小さく，化合物半導体を用いることで低消費
図 12 InGaAsP細線導波路光スイッチの出力像 Fig. 12 Output images of InGaAsP photonic-wireswitch.
図 13 InGaAsP細線導波路光スイッチのスイッチング 特性
Fig. 13 Switching characteristic of InGaAsP photonic-wire switch.
電力な光スイッチを実現することに成功した．
3. 3
導波路型
InGaAs MSM
受光器
III-V-OI
ウェハ上に，図
14
に示す
InP
細線導波
路とモノリシック集積した導波路型
InGaAs MSM
受光器を実現する研究も進めている．受光部である
InGaAs
層を
InP
導波路上にスタックすることで，容
易に
InP
パッシブ導波路との集積を実現することが
できる．図
15
に作製した導波路型
InGaAs MSM
受
光器の上部写真を示す．
Ni
電極と
InGaAs
間のショッ
トキー接合を利用することで，極めて簡便に導波路型
受光器が作製可能である．図
16
に作製した導波路型
InGaAs MSM
受光器の受光特性を示す．光ファイバ
との結合損や
InP
細線導波路の損失を考慮すると，
1
A/W
以上の受光特性が得られている．また，
InGaAs
受光部の膜厚や長さを最適化することで，
1520 nm
∼
図 14 導波路型 InGaAs MSM 受光器 Fig. 14 Schematic of waveguide InGaAs MSMpho-todetector.
図 15 導波路型 InGaAs MSM 受光器の上部写真 Fig. 15 Top-view of waveguide InGaAs MSM
pho-todetector.
図 16 導波路型 InGaAs MSM 受光器の受光特性 Fig. 16 Responsivity of waveguide InGaAs MSM
photodetector.
1630 nm
の波長範囲でほぼフラットな受光特性を実現
することができ，
Si
フォトニクスで一般的な
Ge
受光
器よりも優れた特性を実現することが可能となる．
4. InGaAs MOS
トランジスタ
高移動度材料である
InGaAs
は，現在主流の
Si MOS
トランジスタを置き換えるチャネル材料として，世界
中で実用化に向けた研究開発が活発にすすめられてい
る．我々は，
III-V-OI
ウェハ上に，
InP
系細線導波路
光デバイスとモノリシック集積可能な
InGaAs MOS
トランジスタの研究開発を進めてきた
[16]
．
トランジスタのゲート長を
100 nm
以下にスケーリ
ングした場合，トランジスタのソースドレイン（
S/D
）
部分の低抵抗化が高性能化・省電力化には極めて重要
となる．既存のイオン注入を用いた方法では，
Si
と
比較して低抵抗化することが難しいことから，我々は
S/D
部を金属に置き換えたメタル
S/D
の研究を進め
ている
[17]
．我々は，
InGaAs
上に
Ni
を堆積後，
200
度∼
300
度程度でアニールすることで，
Ni-InGaAs
合
金が形成され，この
Ni-InGaAs
合金がメタル
S/D
と
して適切なショットキー接合特性をもつことを見出し
た．
Ni-InGaAs
は高ドーピングした
InGaAs
よりも
低抵抗であり，イオン注入よりも低温で形成可能であ
る．更に，
Ni-InGaAs
形成時の未反応
Ni
は塩酸で選
択的に除去可能であることから，
Si
プロセスで一般的
なシリサイドと同様なプロセスが可能となる．このこ
とを利用して，図
17
に示す自己整合プロセスを用い
図 17 Ni-InGaAs合金を用いた自己整合メタルソース ドレイン InGaAs MOS トランジスタのプロセス フローFig. 17 Process flow of InGaAs MOSFET with self-align metal S/D by using Ni-InGaAs alloy.
図 18 自 己 整 合 Ni-InGaAs メ タ ル S/D InGaAs-OI MOSトランジスタの断面 TEM 像
Fig. 18 Cross-sectional TEM images of InGaAs-OI MOSFET with self-align metal S/D by us-ing Ni-InGaAs alloy.
図 19 Ni-InGaAsメタル S/D InGaAs-OI MOS の (a) Id-Vg特性及び (b)Id-Vd特性
Fig. 19 (a) Id-Vg curves and (b) Id-Vd curves of
InGaAs-OI MOSFET with Ni-InGaAs metal S/D.
た
Ni-InGaAs
メタル
S/D InGaAs MOS
トランジス
タを作製することに成功している．
我々は同じ自己整合プロセスを用いることで
III-V-OI
ウェハ上に
Ni-InGaAs
メタル
S/D InGaAs-OI
MOS
トランジスの動作実証にも成功した
[18]
．図
18
た
[19]
．図
19
にチャネル長
55 nm
の
Ni-InGaAs
メ
タル
S/D InGaAs-OI MOS
トランジスタの
I
d-V
g特
性及び
I
d-V
d特性を示す．
Ni-InGaAs
メタル
SD
を用
いることで極薄チャネルに対しても極めて良好なトラ
ンジスタ特性が得られている．
5.
む す び
我々は，ウェハボンディングで作製した
III-V-OI
ウェハを用いることで，
Si
フォトニクスのデバイスを
全て
III-V
族化合物半導体で置き換えた
III-V CMOS
フォトニクスプラットホームの研究を進めてきた．こ
れまでに，
III-V-OI
ウェハ上に，
InGaAsP
細線導波
路を用いた各種パッシブデバイスに加えて，光スイッチ
や受光器などのアクティブデバイスについても研究を
進めている．また
III-V-OI
ウェハ上に高性能
InGaAs
MOS
トランジスタも作製可能になっており，プラッ
トホームを構成する光デバイス・電子デバイスなどの
要素デバイスが整いつつある．今後は，各要素デバイ
スをモノリシック集積した光電子集積回路の研究開発
が期待される．
謝辞 本研究の一部は，文部科学省科学研究費助金
若手（
A
）
No.22686034
の助成及び
NEDO
「省エネル
ギー革新技術開発事業」の委託によりにより実施した．
文
献
[1] Sakai, G. Hara, and T. Baba, “Propagation charac-teristics of ultrahigh-Δ optical waveguide on silicon-on-insulator substrate,” Jpn. J. Appl. Phys., vol.40, pp.L383–385, 2001.
[2] P. Dumon, W. Bogaerts, V. Wiaux, J. Wouters, S. Beckx, J. Van Campenhout, D. Taillaert, B. Luyssaert, P. Bienstman, D. Van Thourhout, and R. Baets, “Low-loss SOI photonic wires and ring res-onators fabricated with deep UV lithography,” IEEE Photonics Technol. Lett., vol.16, no.5, pp.1328–1330, 2004.
[3] Wim Bogaerts, S. Kumar Selvaraja, P. Dumon, J. Brouckaert, K. De Vos, D. Van Thourhout, and R. Baets, “Silicon-on-insulator spectral filters fabricated with CMOS technology,” IEEE Sel. Topics Quantum Electron., vol.16, no.1, pp.33–44, 2010.
[4] G.T. Reed, G. Mashanovich, F.Y. Gardes, and D.J. Thomson, “Silicon optical modulators,” Nature
Pho-ton., vol.4, pp.518–526, 2010.
[5] J. Michel, J. Liu, and L.C. Kimerling, “High-performance Ge-on-Si photodetectors,” Nature Pho-ton., vol.4, pp.527–534, 2010.
[6] J. Liu, X. Sun, R. Camacho-Aguilera, L.C. Kimerling, and J. Michel, “Ge-on-Si laser operating at room temperature,” Opt. Lett., vol.35, pp.679– 681, 2010.
[7] R. Soref and B.R. Bennett, “Electrooptical effects in silicon,” J. Quantum Electron., vol.QE-35, pp.123– 129, 1987.
[8] M. Takenaka and Y. Nakano, “InP photonic wire waveguide using InAlAs oxide cladding layer,” Opt. Express Lett., vol.15, no.13, pp.8422–8427, 2007. [9] M. Takenaka, M. Yokoyama, M. Sugiyama, Y.
Nakano, and S. Takagi, “Ultrasmall arrayed waveg-uide grating multiplexer using InP-based photonic wire waveguide on Si wafer for III-V CMOS pho-tonics,” Optical Fiber Communication Conference (OFC’10), OThS5, San Diego, March 2010. [10] J.A. del Alamo1, “Nanometre-scale electronics with
III–V compound semiconductors,” Nature, vol.479, pp.317–323, 2011.
[11] M.J.R. Heck, J.F. Bauters, M.L. Davenport, J.K. Doylend, S. Jain, G. Kurczveil, S. Srinivasan, Y. Tang, and J.E. Bowers, “Hybrid silicon photonic in-tegrated circuit technology,” J. Sel. Topic Quantum Electron, vol.19, 6100117, 2013.
[12] M. Takenaka, M. Yokoyama, M. Sugiyama, Y. Nakano, and S. Takagi, “InGaAsP photonic wire based ultrasmall arrayed waveguide grating multi-plexer on Si wafer,” Appl. Phys. Express., vol.2, 122201, 2009.
[13] M. Takenaka, M. Yokoyama, M. Sugiyama, Y. Nakano, and S. Takagi, “InGaAsP grating cou-plers fabricated using complementary-metal-oxide-semiconductor-compatible III-V-on-Insulator on Si,” Appl. Phys. Express., vol.6, 042501, 2013.
[14] Y. Ikku, M. Yokoyama, O. Ichikawa, M. Hata, M. Takenaka, and S. Takagi, “Low-driving-current InGaAsP photonic-wire optical switches using III-V CMOS photonics platform,” Opt. Express Lett., vol.20, no.26, pp.B357-B364, 2012.
[15] Y. Cheng, Y. Ikku, O. Ichikawa, T. Osada, M. Hata, M. Takenaka, and S. Takagi, “Waveguide InGaAs MSM photodetector for chip-scale optical Intercon-nects on III-V CMOS photonics platform,” Asia Communications and Photonics Conference (ACP), ATh3A, Beijin, Nov. 2013.
[16] M. Yokoyama, T. Yasuda, H. Takagi, H. Yamada, N. Fukuhara, M. Hata, M. Sugiyama, Y. Nakano, M. Takenaka, and S. Takagi, “Thin body III-V-semiconductor-on-insulator MOSFETs on Si fabri-cated using direct wafer bonding,” Appl. Phys. Ex-press., vol.2, 124501, 2009.
[17] S.H. Kim, M. Yokoyama, N. Taoka, R. Iida, S. Lee, R. Nakane, Y. Urabe, N. Miyata, T. Yasuda, H. Yamada, N. Fukuhara, M. Hata, M. Takenaka, and S. Takagi, “Self-aligned metal source/drain InxGa1-xAs
n-metal-oxide-semiconductor field-effect transistors using Ni–InGaAs alloy,” Appl. Phys. Express., vol.4, 024201, 2011.
[18] S.H. Kim, M. Yokoyama, N. Taoka, R. Iida, S. Lee, R. Nakane, Y. Urabe, N. Miyata, T. Yasuda, H. Yamada, N. Fukuhara, M. Hata, M. Takenaka, and S. Takagi, “High performance extremely thin body InGaAs-on-insulator metal– oxidesSemiconductor field-effect transistors on Si substrates with Ni–InGaAs metal source/drain,” Appl. Phys. Express., vol.4, 114201, 2011.
[19] S.-H. Kim, M. Yokoyama, N. Taoka, R. Nakane, T. Yasuda, O. Ichikawa, N. Fukuhara, M. Hata, M. Tak-enaka, and S. Takagi, “Sub-60 nm Extremely-thin Body InxGa1-xAs-On-Insulator MOSFETs on Si with
Ni-InGaAs Metal S/D and MOS Interface Buffer En-gineering and its scalability,” IEEE Trans. Electron Devices, vol.60, no.8, pp.2512 – 2517, 2013.
（平成 25 年 10 月 1 日受付，10 月 30 日再受付， 26年 2 月 13 日公開）
竹中
充 （正員）
2003年東京大学大学院工学系研究科電 子工学専攻博士課程修了．2003 年より，財 団法人光産業技術振興協会研究員．2007 年東京大学大学院工学系研究科講師．2008 年より同准教授．博士（工学）．先端 MOS デバイス，CMOS フォトニクスの研究開 発に従事．一宮 佑希
2010年東京大学工学部電子工学科卒． 2012年同大大学院工学系研究科電気系工 学専攻修士課程修了．現在，同大大学院博 士課程学生，CMOS フォトニクスの研究 に従事．程
勇鵬
2007年中国吉林省吉林大学工卒業．2010 年中国科学院半導体所修士課程修了．現在， 東京大学大学院博士課程在学，CMOS フォ トニクスの研究に従事．発に従事．
